

معماری سیستم های دیجیتال

ASM

منابع : Digital Design مانو فصل ۸

RTL

Computer system Architecture مانو فصل ۴، ۵، ۶، ۷، ۸ و قسمتی از ۱۱

شرط قبولی

۸۱۵

۴۰٪ - ۳۰٪

میان ترم

نمره

۱۷

۷۰٪ - ۶۰٪

پایان ترم


۱۱۵

تکلیف و کوئیز

نمره

۳

ASM chart (Algorithmic state Machine)



مثال :

اگر ضربی در فقط تابع در رویی های مدار باشد می توان آن را با یک درآر تریبی به سه سلی تر


۱- راه حل کلاسیک : راه حل ها :

۲- استفاده از یک ROM

۳- جمع و شیفتر ترکیبی



۴- جمع و شیفتر ترتیبی

۵- جمع و شمارش ترتیبی




برای ضرب $n \times n$ نیاز به n^2 گیت AND ، $n-1$ عدد F.A داریم.

RTL ، Asm chart ابزارهای طرح مدار ترتیبی بزرگ سکرون کلاک مدهستند



LA	LB	LP	clear	Dec
1	1	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	0	0	1




مدار بالا، مدار ترتیبی سکرون کلاک مد است.


همان‌طور که دیدیم در بخش کنترل ترتیب اجرا را پیاده‌سازی می‌کنیم که شامل:

- ۱- نقطه شروع (قراردادی)
- ۲- توالی (قراردادی)
- ۳- جملات کنترلی است


ASM را فقط برای مدار ترتیبی سکرون کلاک مد می‌نویسیم.



آنچه که به عنوان مدار آسنکرون بحث می‌شود در شکل



مقابل نشان داده شده است:



به عنوان مثال فلیپ-فلاپ


یک مدار آسنکرون است:

مشکلات مدار آسکرون عبارتند از: ۱- Cycle ۲- Race ۳- Hazard

همه مدارهای ترکیبی تأخیر در خروجی دارند:



و تنها راه حل آن این است که از وقتی که تمام ورودی ها وارد مدار شدند باید به اندازه Δt ماکزیمم تأخیر صبر کنیم.



حال در مدار آسکرون چون فیدبک وجود دارد همراه با تأخیر مشکلات زیادی بوجود می آید.

مشکل Race: در مداری که چند خروجی دارد چون خروجی ها از مسیرهای متفاوتی تشکیل

شده اند لذا با تغییر ورودی همه خروجی ها همزمان تغییر حالت نمی دهند (به علت تأخیر). حال اگر


شده اند

این خروجی ها فیدبک شده باشند مدار را به حالت دلخواه مانفی رود. (مسابقه بین خطوطی که فیدبک

مشکل cycle: حالتی است که با تغییر ورودی مدار به نوسان بیفتد. مانند فلیپ فلاپ RS

که ورودی آن از $R=1, S=1$ به $R=0, S=0$ برود.


مشکل Hazard: مانند Race است ولی در یک خط اتفاق می افتد. در مدار زیر با تغییر



X خروجی بعد از چند تغییر حالت، پایداری شود


که مشکل Hazard را بیان می کند.

X=1



به عنوان مثال اگر تمام گیت‌های شکل ^{فوق} باشند

دارای تأخیر 5ns باشند آن گاه :



مدار سنکرون در شکل مقابل نشان داده شده است :

در مدار مقابل اگر عرض کلاک پالس بسیار کوتاه باشد

مشکلات قبل را حل می‌کند اما این راه حل عملی نیست. لذا اگر از فلیپ فلاپ حساس به

لبه یا Master Slave استفاده کنیم در عمل نیز مشکلی نخواهیم داشت.

در مدار سنکرون کلاک مد، کلاک به طور مستقیم به همه فلیپ فلاپ ها متصل است. اگر

واسطه ای در میان باشد مدار سنکرون با کلاک کنترل شده است.


آنچه که به عنوان یک ورودی برای مدار در نظر گرفته می‌شود سطح نام دارد و یا : آن

معنی دارد. اما آنچه که به عنوان کلاک در نظر گرفته می‌شود از نوع پالس است یعنی : یا


: آن اهمیتی ندارد بلکه تغییر حالت آن مهم است.

در مدار پالس مد منبع پالس واحد نیست و فقط به کلاک نمی‌آید بلکه به ورودی‌ها می‌تواند


بیاید و فلیپ فلاپ‌ها می‌توانند کلاک داشته باشند یا نداشته باشند :




سؤال: یک D فلیپ فلاپ داریم با فرمان $clear$ مابودی A در فلیپ فلاپ قرار گیرد.



حل به فرم کلاک مد:



حل در حالت کلاک کنترل شده:




اگر فلیپ فلاپ J-K بود به شکل مقابل عملی کردیم:


clear سنکرون ← clear ای است که با کلاک AND می شود

clear آسنکرون ← clear ای که مستقل از کلاک و مدار clear می کند



10 Read A
Read B
 $S = A + B$
goto 10



حال می خواهیم الگوریتم مقابل را حل کنیم:



Ring Counter



در مدار بالا حداقل پریود برای اینکه جمع کننده بتواند عمل کند باید D باشد که D تأخیر گیت F.A است.

چون هیچ شرطی نداشتیم لذا از واحد پردازش هیچ خروجی به واحد کنترل نرفته است.

μ -op : عملی است که برای انجام آن یک لایه کلاک لازم است. این عمل بر روی محتوای

یک یا چند رجیستر انجام می شود و نتیجه در یکی از همان رجیسترها یا رجیستر دیگر

ذخیره می شود.

10	Read A	$RA \leftarrow A$
	Read B	$RB \leftarrow B$
	$S = A + B$	$RS \leftarrow RA + RB$
	goto 10	

در مدار فوق جمع کننده که کلاک ندارد و در مورد پریود کلاک برای عمل کردن جمع کننده

بحث شد و به طور کلی رجیسترها و فلیپ فلاپ ها کلاک نیاز دارند.


در تعریف μ -op باید دقت داشت که یک لایه کلاک برای انجام کار نیاز است ولی

اهمیتی ندارد که پریود کلاک چقدر باشد. ممکن است عملی که باید انجام


می شود با یک کلاک طولانی تر انجام شود.

شعیت دادن یک رجیستر به اندازه دو واحد می تواند μ -op باشد یا نه.

در حالت زیر μ -op است که با یک کلاک انجام می شود:




در مثالی که مطرح شد مدار کنترل دارای ۴ حالت بود که نمودار آن در زیر است:



زمان اجرای μ -op: هر حالت واحد کنترل تعیین کننده زمان انجام μ -op است


ASM چارت مدار فوق به شکل زیر می شود:



ما μ -op ها را از روی
ASM چارت بدست
می آوریم


بخش پردازشگر

نمودار حالت واحد کنترل
را بدست می آوریم




یک $\mu\text{-op}$ در یکی از حالت‌های واحد کنترل و با یک لبه کلاک انجام می‌شود.

یک کلاک باعث انجام $\mu\text{-op}$ ها در واحد پردازشگر و تغییر حالت‌ها در واحد کنترل می‌شود.



با احتساب تأخیرهای بینیم که کلاک شماره ۵ است که باعث بارگیری رجیستر A

می‌شود که کلاک شماره ۴. لذا کلاکی باعث انجام $\mu\text{-op}$ های حالت T_1 می‌شود




که ما را از حالت T_1 به T_2 می‌برد.

$\mu\text{-op}$ هایی که تاکنون دیدیم غیرمشرط بودند.


نمونه ای از $\mu\text{-op}$ مشروط در زیر

آمده است:




X ورودی واحد کنترل است که به صورت شرط در

ASML چارت ظاهر می‌شود.



وجود دارند که $RB \leftarrow B$ مشروط و بقیه غیر مشروط هستند. در این حالت

$$LA = T, LC = T, LB = T \cdot X$$





اجزاء ASM چارت:

state box

Cond. box

dec. box

$RA \leftarrow A$
 if x then $RB \leftarrow B$
~~if x then~~
 if x then $RC \leftarrow C$




در شکل بالا نمونه دیگری از واحد کنترل برای مسئله مطرح شده ارائه شده است.

Ring Counter

مدرافوق از نوع CD (Counter-decoder) است. در قیل نوع RC رادیوم.

حال از JC (Johnson Counter) استفاده می کنیم.



جمع بندی روشها:

RC

JC

CD

14 F.F

Λ F.F

↑ F.F


بہ تعداد حالتها

dec ندارد

14 گیت AND
(دورودی)

۱۶ گیتا AND
۲۴ ورودی

در مورد JC اگر ۳ فلیپ فلاپ داشته باشیم:




نکته: تعداد حالت‌های واحد کنترل برابر تعداد state box های ASM جارت است


پردازشگر می‌توانیم بایست آوردن لیست μ -op ها از ASM چرت طراحی کنیم.

تعداد ورودی‌های واحد کنترل با تعداد dec box های ASM چارت برابر است



مثال:



چون واحد کنترل ۳ حالت دارد ۲ فلیپ فلوپ برای آن نیاز داریم:




حال ASM چارت مدار بالا را می کشیم:




برای نمودار حالت شکل مقابل ASM چارت

زیر را خواهیم داشت:



ASM چارت مثال قبل:




بلوک ASM: یک state box و منقرعات آن را می گوییم. در شکل بالا هر دایره

یک بلوک است.


استقلال بلوک ها: بلوک هائی توانستند جزء مشترک داشته باشند. یعنی نتوانیم dec box یا Cond. box مشترک داشته باشیم.


بلوک ها را با دایره نشان می دهیم بلکه از یک State box شروع کرده و مسیر را ادامه می دهیم تا به State box یعنی برسیم. آنچه که در این مسیر وجود خواهد داشت اجزای یک بلوک را تشکیل می دهد.

در ASM چارت زیر جزء مشترک وجود دارد و لذا غلط است.



شکل بالا از ساده کردن فلوچارت زیر حاصل شد:






دیاگرام حالت زیر غلط است:

چنین دیاگرام هایی وقتی غلط است که به ازای یک ترکیب معین از x, y مسیر مشخصی

وجود نداشته باشد یا چند مسیر وجود داشته باشد. در شکل بالا در حالت ۳ به ازای


$x=0, y=0$ دو حالت وجود دارد.

به همین دلیل هیچ گاه در ASM چارت شروط را به شکل زیر نمایش نمی دهیم:



مثال آیا ASM چارت زیر


درست است؟



تنها اشکالی که دارد این است که چون μ_2 هم در T_2 و هم در box Con. آن اجرا می شود.

باید از μ_2 از state box حالت T_2 حذف شود.

تفاوت فلوجارت و ASM چارت:




اگر شکل بالا را فلوجارت در نظر گرفته و از T_1 شروع کنیم مسیر سمت راست را خواهیم رفت.


اما اگر ASM چارت در نظر بگیریم مسیر سمت چپ انجام می شود. دلیل این است که

در لحظه ای که کلاک می آید (در لبه کلاک) شرط تست می شود و در آن لحظه R_1

صفر است. بعد از عبور از لحظه لبه کلاک R_1 یک خواهد شد. لذا مسیر سمت چپ




انجام می شود.



پس می بینیم که مسیر ASM چارت دقیقاً برعکس مسیر فلوچارت است. چون فلوچارت ترتیبی است و ASM چارت همزمان است.

۱- در یک بلوک یک رجیستر می تواند مقدار بگیرد و تست هم بشود.
 در فلوچارت اگر مسیر راست را می کنیم $R_2 + 1$ خواهد شد و اگر مسیر سمت چپ را می کنیم $R_2 - 1$ خواهد شد. اما در ASM چارت از هر مسیری که برویم مقدار R_2

نامشخص خواهد بود. حال اگر چنین وضعیتی پیش بیاید:



$$cl = T_2$$

$$Inc = T_2 X'$$

$$Dec = T_2 X$$

۲- در یک بلوک و در یک مسیر نباید دو μ -OP برای یک رجیستر داشته باشیم.


حتی اگر در T_2 داشتیم $R_2 \leftarrow R_2 + 1$ باز هم غلط است. چون منظور ما ۲ بار اضافه کردن

به R_2 بوده است و نمی توان گفت که به هر حال یکی به R_2 اضافی شود.

* همچنین در یک بلوک و در یک مسیر برای یک رجیستر نمی توان دو μ -op داشت.


حال اگر چنین نظری داشته باشیم که R_2 در مسیر راست + و در مسیر چپ - و باید

کلاک انجام شود، $R_2 \leftarrow 0$ را از T_2 حذف کرده و به شکل زیر عمل می کنیم:




حال مدار ضرب را طراحی می کنیم:

T_1 Read A, B
 T_2 $P = 0$
 T_3 if $B = 0$ then stop
 T_4 $P = P + A$
 T_5 $B = B - 1$
 T_6 goto 10




نمودار حالت
واحد کنترل



می توان برای توقف مدار خروجی شرط را به $T=1$ داد. مدار پس از توقف باید خاموش

شود تا بتوانیم ضرب دیگری را انجام دهیم. برای اینکه فقط با یک کلید بتوانیم ضرب



جدیدی را شروع کنیم باید

به شکل زیر عمل کنیم:

20 if $s=1$ then Read A,B else goto 20


$P=0$

10 if $B=0$ then goto 20


$P=P+A$

$B=B-1$

goto 10



(ب)




(الف)

ASM چارت (ب) ساده ترین شکل حل مسئله فوق است. نکته ای که باید به آن توجه

برای
D فلیپ فلاپ


با دقت در مدار می توان دید که \times سنکرون و همزمان با کلاک است یعنی فقط با کلاک تغییر می کند. ولی که ورودی آسنکرون است و اگر فرکانس کلاک کم باشد ممکن است ورودی دیده نشود. از آنجائیکه یک کلاک $\max F$ و $\min F$ دارد، یکی از مواردیکه $\min F$ تعیین می شود پریود سیگنالهای آسنکرون (مثل F) است. $\max F$ را هم که تأخیرات قطعات مدار تعیین می کند.

حال اگر فرکانس کلاک را بالا ببریم به شکل زیر خواهد بود:




در این حالت پس از خاتمه عمل باز هم ضرب تکراری شود تا $S=0$ شود برای اینکه

عمل ضرب فقط یکبار انجام شود خروجی Y برای $RB=0$ را به شکل زیر تغییر




می دهیم:

اگر پریود $F.A$ برابر T_{FA} باشد حداقل پریود کلاک چقدر باشد؟



در این حالت باید : $T_{clock} > T_{FA}$

اگر به جای $\begin{matrix} RP \leftarrow RP + RA \\ RB \leftarrow RB - 1 \end{matrix}$ از $\begin{matrix} RP \leftarrow RP + RA \\ RB \leftarrow RB - 1 \end{matrix}$ استفاده کنیم باید :



اگر از یک state box خالی قبل از شرط $RB = 0$ استفاده کنیم باید :

$$T_{clock} > 3T_{FA}$$

ولی اگر یک state box بعد از T_3 قرار دهیم باز هم باید :

$$T_{clock} > 2T_{FA}$$


مفید بودن state box های خالی در این جا حس می شود. لذا در طراحی مدار

اگر تأخیرات قطعات متفاوت باشند لازم نیست حتماً با کمترین خودمان را

تطبیق دهیم بلکه می توانیم از state box های خالی در مدار استفاده کنیم

برای مناسب را برای کلاک انتخاب کنیم.

روشهای ساخت واحد کنترل :



۵- Rom - Reg



استفاده از دو IC

۴- PLA - Reg


استفاده از ۲ IC

۳- Mux - Reg - dec

قطعات زیادی منظم



روش FF ابر حالت :




اما ورودی های توانمند ساده تر هم بشوند. این روش حتماً توضیح می کند که هیچگاه

T_1 و T_2 و T_3 با هم یک نمی شود و هر وقت مثلاً T_1 یک باشد بقیه صفر هستند.


ایراداتی که این مدار دارد این است که حالت های استفاده نشده داریم یعنی اگر

به یک حالت استفاده نشده برویم تکلیف چه خواهد بود. در مدار فوق ۸ حالت داریم که فقط ۳ حالت آنها استفاده شده است.



در مدار فوق به عنوان مثال اگر به حالت ۰۰۰ برویم یعنی T_1 و T_2 و T_3 صفر باشند هیچ گاه از آن خارج نخواهیم شد. لذا باید حالت‌های استفاده نشده را آنالیز کنیم در این روش طراحی واحد کنترل اصلاح حالت‌های استفاده نشده سخت و پیچیده خواهد که از معایب آن محسوب می‌شود. همچنین اگر به علت نویز به یک حالت استفاده شده دیگری که نمی‌خواهیم، برویم دیگر قابل تشخیص نیست.

روش Mux-Reg-Dec: $T_1=11$, $T_2=01$, $T_3=00$




Mux - Reg - Dec

برای طرح مدار ترکیبی n متغیره از Mux حداقل با یک خط select تا n خط

می توانیم استفاده کنیم.

مثال:

$$F = A'BC' + ABC$$




* در این روش به تعداد فلیپ فلاپ ها خط select برای Mux قرار می دهیم.

برای بدست آوردن ورودی های Mux برای مثال فوق به شکل زیر عمل می کنیم:



حالت فعلی $Q_1^t \ Q_0^t$	حالت بعدی $Q_1^{t+1} \ Q_0^{t+1}$	شرط تابع بولی	ورودی MUX1	ورودی MUX2
1 1	1 1	S'	I_3	I_3
1 1	0 1	S	S'	1
0 1	0 0	X'	I_1	I_1
0 1	0 1	XS	XS'	$XS + XS' = X$
0 1	1 1	XS'		
0 0	0 1	1	I_0	I_0


شرط هادری بخش:

۱- AND دوبه دوی آنها صفر است. ۲- OR دوبه دوی آنها یک است


$$\begin{aligned} T_1 &: RY \leftarrow C \\ TrY' &: RY \leftarrow RY + 1 \\ TrY &: RY \leftarrow RY - 1 \end{aligned}$$
$$\begin{array}{lcl} T_1 S'X' & : & R1 \leftarrow A \\ T_1 S'X & : & R1 \leftarrow B \\ T_r & : & R1 \leftarrow R1 + Rr \\ T_r X' & : & R1 \leftarrow R1 + 1 \\ T_r X & : & R1 \leftarrow R1 - 1 \end{array}$$

واحد پردازشگر:





اگر جلی مسیر ۳ و ۴ را در Mux عوض کنیم آن گاه:

$$S_1 = T_1 S' X' \quad , \quad S_0 = T_1 S' X$$


برای ساده شدن این حالت را در نظر میگیریم:

در حال حاضر واحد کنترل ۸ خروجی دارد. اگر تعداد μ -op ها زیاد شود باز هم

خروجی ها عوض نمی شود. (μ -op های جدید با رنگ قرمز مشخص شده اند. یعنی

هیچ لزومی ندارد تعداد خروجی ها را زیاد کنیم. در طراحی همیشه تعداد خروجی های

متفاوت را در نظر میگیریم.



PLA-Reg \hookrightarrow ROM-Reg

تعداد سطرها

می‌کنیم.

اگر بخواهیم از مسیر مکمل (F) خارج شویم جای صفرها و یک‌ها را در آن ستون عوض

در Max دیدیم که آنالیز و تصحیح حالت‌های استفاده نشده بسیار راحت بود.

در مدار فوق ۲ فلیپ‌فلاپ داریم و ۴ حالت که یک حالت آن یعنی ۰۰ استفاده نشده

است. از روی جدول می‌توان گفت حالت بعد از حالت استفاده نشده چیست. در

مدار فوق اگر مدار به حالت ۰۰ برود، تمام گیت‌های AND، خروجی صفر می‌گیرند

و لذا مدار در همان حالت ۰۰ باقی می‌ماند.

در حالت کلی به ازای هر حالت استفاده نشده تمام گیت‌های AND صفر می‌شوند و در

نتیجه تمام خروجی‌های PLA مقدار صفر می‌گیرند.

حال برای اینکه از حالت استفاده نشده خارج شویم دو راه حل داریم:

۱- اگر مثلاً می‌خواهیم به T_2 برویم، T_2 را ۰۰ در نظر می‌گیریم.

۲- یک سطر به شکل زیر به جدول اضافه کنیم:

... حالتی که می‌خواهیم --- ۰۰ T_2

در این حالت به هر حال یک گیت AND اضافه می‌شود.

حال اگر بخواهیم بدون اضافه کردن AND مشکل را حل کنیم به شکل زیر عملی کنیم:

فرض کنیم اگر به ۰۰ رفتیم می خواهیم به ۱۰ برویم. در این صورت ستون دوم خروجی

را همانطور که به رنگ قرمز نشان داده شده تغییر می دهیم. پس

وقتی که یک ستون را Complement می کنیم در نقاط تعریف شده (حالات استفاده شده)

تابع تغییری نمی کند ولی در نقاط تعریف نشده ستونهای C دارای مقدار یک می شوند.


در طراحی با ROM جدول به شکل زیر تغییر می کند:

	Q_1	Q_0	S	x	y	d_9	d_8	...	d_0
	a_1	a_0	a_r	a_1	a_0				
۰ → ۰	۰	۰	۰	۰	۰				
۱ → ۰	۰	۰	۰	۰	۱				
⋮									
۷ →									
⋮									
۱۷ → ۱	۰	۰	۰	۰	۱	۱	۱	d_8	...
⋮									
۳۱ → ۱	۱	۱	۱	۱	۱	۰	۱		

برای تعیین d_9 تا d_0 از روی ASM چارت می توانیم دنبال کنیم و حالت بعدی را

پیدا کنیم و همچنین با تشخیص μ -op هایی که انجام می شوند d_7 تا d_0 را تعیین


کنیم. ۲- از روی جدول PLA مقادیر را بیابیم.



مثال :

برای طراحی مدار فوق با PLA به یک PLA دارای ۵ ورودی (تعداد state box ها + تعداد Condition box) و دارای ۴ خروجی (تعداد فرمان های متفاوت + تعداد خروجی فلیپ فلاپها) و نیاز به ۴ گیت AND (تعداد مسیرهای وارده به state box) دارد.
در طراحی ROM، ۲۴ کلمه تعیین تکلیف می شوند که ۸ تای آنها استفاده نشده است.
(سوال امتحانی)

10 Read A, B
P = 0
if B = 0 then stop
P = P + A
B = B - 1
goto 10




مثال :

آیا الگوریتم بالا اعداد منفی را هم ضرب می کند؟


برای این منظور باید قرارداد برای اعداد منفی را بدانی که عموماً مکمل ۲ است. در این

صورت باید تغییرات مقابل را بدانی :
if B > 0 then P = P + A B = B - 1 else P = P - A B = B + 1


باید صفر باشند و اگر $A < 0$ باید باشند. بیت اول عدد که بیت علامت است



تکلیف ۱: فصل ۸ مانو (۴، ۱۲، ۲۰، ۲۱، ۲۲) و مدار ضرب با علامت (با قرارداد




و دریافت سری آسکرون




مثال: سیستم زیر تعداد اهائی ورودی را نشان می دهد.

آیا می توان مدار فوق را ترکیبی طراحی کرد ؟ بلی . به این ترتیب که تمام ورودی ها را با




ہم جمع ہی کنیم۔

طراحی تریسبی مدار فوق : اگر بخواهیم تک تک ورودی‌ها را چک کنیم به ازای n ورودی نیاز به n شرط در ASM چارت پیدای کنیم. لذا از یک سِفِیت رجیستر استفاده می‌کنیم و فقط یک خروجی راست کرده و بعد از هر بار یکبار سِفِیتی می‌دهیم. شرط خاتمه را صفر می‌گذاریم و به اطلاعات هم نیازی نداریم (بعد از شمارش).





می‌گذاریم و به اطلاعات هم نیازی نداریم (بعد از شمارش).



برای ساده‌سازی state box خالی آخر حذف می‌کنیم. می‌توانیم $R \leftarrow shr R$ را از Condition box برداشته و در state box خالی دوم قرار دهیم و تنها فرقی که دارد در پایان، هنگام خروجی یکبار هم به سمت راست سِفِیت خواهیم داشت.


مثالی دیگر برای ضرب:





برای ساده سازی می توانیم Condition box آخر، State box بگیریم.

۳۵


روش دیگر طراحی:




در اینجا مدار ساده نمی شود.



فصل ۴ :



کنترل



فرمان : $\mu\text{-op}$ goto T_r

* $\begin{cases} T_1, x \\ T_1 \\ T_1, x' \end{cases} : \begin{cases} \mu_1 \\ \mu_r, \text{ goto } T_r \end{cases}$

$T_r : \mu_r, \mu_d$

$T_y, y' : \mu_y$


$T_z, z : \mu_z$

* $T_1 : \mu_1, \text{ if } (x) \text{ then } (\text{goto } T_r) \text{ else } \{\text{goto } T_r, \mu_r\}$

قراردادهای زبان :

RI, PC, IR, AR, DR, SP


Program Counter Instruction Address DATA



نحوه شماره گذاری بیت های رجیستر

IR_{15} تعیین بیت خاص رجیستر

$IR(0-11) = IR(AF)$, $IR(12-15) = IR(OP)$




در مورد حافظه :

کلمه دهم حافظه $M[10]$


فرمان : $\mu\text{-op}$ ها

T

تابع بولی : μ_4, μ_5 $\mu\text{-op}$ های انتقال موازی :T : $R1 \leftarrow R2, R2 \leftarrow R1$

شرط انجام فرامین بالا این است که رجیسترها حتماً حساس به لبه باشند.
edge triggered

انتقال سری :



با توجه به اینکه در انتقال مبدأ نباید تغییر کند لذا مدار $R2$ دارای فیدبک است.

در انتقال سری برای n بیت نیاز به n کلاک داریم.

T : $R2_i \leftarrow R2_{i+1}, R1_i \leftarrow R1_{i+1}, i=0, \dots, n-2$
 $R2_{n-1} \leftarrow R2_0, R1_{n-1} \leftarrow R1_0$


word time

WT_i : $R1 \leftarrow R2$, انتقال سری
 اعلان


اگر « انتقال سری » را نذاریم به معنی انتقال موازی خواهد بود.

WT_r : $R2 \leftarrow R1 + R3$

انتقال سری



$$T: R_2 \leftarrow R_1 + R_3$$




فعل:


انتقال با باس:

هدف امکان انتقال از هر رجیستر به هر رجیستر.

$$\begin{aligned} R_1 &\leftarrow R_2 \\ R_2 &\leftarrow R_3 \\ R_3 &\leftarrow R_1 \\ R_1 &\leftarrow R_3 \end{aligned}$$



در حالت کلی:



در این طرح اگر تعداد رجیسترها M باشد و تعداد بیت هر رجیستر N باشد آن


گاه، $M \times N$ تعداد Mux های استفاده شده است و تعداد خطوط Data برابر

$M \times N$ است. تعداد خطوط فرمان واحد کنترل برابر $M + KM$ است. M انتقال

همزمان و مستقل می توانیم داشته باشیم. برای اینکه در هر کلاک M انتقال نداشته باشیم

مفهوم بایس مطرح می شود. در بایس ایده مسیر عمومی و بیان می گردد. در حالیکه در

فرم بالا برای هر رجیستر یک مسیر خصوصی داریم.



در این حالت تعداد MUX ها به تعداد بیت های یعنی N است. تعداد خطوط DATA برابر

$N \times M$ و تعداد فوآن ها $K+M$ یا $K+K$ است.

یک مقصد و مقصد متعدد یک مقصد و مقصد

در حالتی که فقط یک مقصد داریم از یک decoder به فرم بالا استفاده می کنیم.

$T_1 : R_2 \leftarrow R_1, R_3 \leftarrow R_1$ ← با یک مقصد امکان پذیر نیست


$T_2 : R_1 \leftarrow R_3, R_3 \leftarrow R_2$ غ چون دومین داریم.

$T_3 : R_1 \leftarrow R_2, R_2 \leftarrow R_1$ غ باز هم دومین داریم.

برای انجام T_2 نیاز به دو کلاک داریم، و برای انجام T_3 به یک رجیستر اضافی (نگه)

وسه کلاک نیاز داریم.

در لیست μ -op ها اگر اعلانی نباشد به مفهوم مسیر خصوصی است. اما می توان با یک



در این روش بدون نیاز به MUX ، BUS را تشکیل می دهیم.



در مدارهای زیر اتصال خروجی ها مجاز نیست:

خروجی سه حالت
3-state
تشکیل باس

ECL
wired OR


TTL . open collector
wired AND

تشکیل باس > با MUX
با خروجی سه حالت.



I_{out1} حد جریان است که می توانیم از گیت بکشیم تا I_{in} آن عوض نشود. I_{out0} حد جریانی

است که گیت می تواند بکشد تا I_{in} آن عوض نشود.



$$F_{out1} = \frac{I_{out1}}{I_{in1}}, \quad F_{out0} = \frac{I_{out0}}{I_{in0}}$$

F_{out} نشان می دهد که یک خروجی چند ورودی را حداکثر می تواند تأمین کند.


خروجی سه حالت

0	LZ
1	LZ
Hz	


در حالت Hz مدار دیگری تواند جریان لازم برای بار را تأمین کند.

همان طور که گفتیم در حالتی زیر اتصال خروجیها مجاز نیست:

TTL open-collector




ECL



خروجی سه حالت

تشکیل باس

در خروجی سه حالت، اتصال خروجیها باعث تشکیل باس خواهد شد.






مدلی از open-collector TTL :

ورودی OE (output enable) در IC ها برای خروجی Hz است. هنگامیکه




OE صفر است خروجی Hz و هنگامی که OE یک باشد خروجی فعال و LZ است.

لذا گیت هایی که دارای خروجی سه حالت هستند به شکل زیر هستند:





تشکیل باس با خروجی سه حالته :



در این روش به جای n تا Mux از یک Dec استفاده می شود.


$T_0: R1 \leftarrow RY$, $R1 \leftarrow BUS$, $BUS \leftarrow RW$
 $T_1: RW \leftarrow R1$. درست

$T_0: R1 \leftarrow RY$, $BUS \leftarrow RY$
 $T_1: RW \leftarrow R1$, $R1 \leftarrow BUS$. غلط

$T_0: R1 \leftarrow RY$, $BUS \leftarrow RY$. درست
 $T_1: RW \leftarrow R1$, $R1 \leftarrow BUS$, $BUS \leftarrow RW$


$S1: T_0 + 0$
 $S0: 0 + T_1$

$I_1: 0 + T_1$
 $I_0: T_0 + T_1$



t_m : تأخیر MUX

t_d : تأخیر Dec




انتقال با حافظه:

در حافظه مسئله $access\ time$ زمان دسترسی مطرح می شود که مربوط به تأخیرهای می شود.

$Read\ access\ time$: زمانی است که باید مهلت دهیم تا adr و زمان خواندن

وارد شود و محتوی در خروجی قرار گیرد.



مسئله خواندن:

$T_0 : AR \leftarrow adr_1$

$T_1 : DR \leftarrow M[AR]$


$T_2 : AR \leftarrow adr_2, DR \leftarrow data$

$T_r : M[AR] \leftarrow DR$

مسئله نوشتن:

$$\begin{aligned} L_{AR} &= T_0 + T_r & L_{DR} &= T_1 + T_r \\ S &= T_1, & \text{Read} &= T_1, \text{write} = T_r \end{aligned}$$

در حافظه فوق access time باید کمتر از یک کلاک باشد.



حال اگر پریود کلاک نصف شود باید فرمان‌ها را مدت بیشتری نگه داریم:

$T_0 : AR \leftarrow adr$

$T_1 :$

$T_2 : DR \leftarrow M[AR]$

$T_0 : AR \leftarrow adr$

$T_1 : R \leftarrow 1$

$T_2 : DR \leftarrow M[AR]$

به شرط اینکه access time پریود کلاک باشد.

همیشه درست

$T_0 : AR \leftarrow adr1$


$T_1 : PC \leftarrow adr2, DR \leftarrow M[AR]$

$T_2 : AR \leftarrow adr3, IR \leftarrow M[PC]$ مدار آن یا حافظه قبلی

$T_4 : M[AR] \leftarrow DR$

ABUS = address Bus

متفاوت است:



$$L_{AR} = T_0 + T_4, \quad L_{PC} = T_1, \quad L_{DR} = T_1, \quad R = T_1 + T_2$$

$$L_{IR} = T_2, \quad W = T_3, \quad S = T_1 + T_3$$


دزمانهای T_1 و T_3 ، AR روی BUS است، به همین دلیل $S = T_1 + T_3$ است.

سلول حافظه:

سلول حافظه FF نیست. سلولهای حافظه دو نوعند: استاتیک و دینامیک.

خواندن و نوشتن همزمان در آنها مجاز نیست.


یک سلول پایه به شکل زیر است:



به سلول مقابل سلول استاتیکی گوئیم.

و تا وقتی که برق وصل است اطلاعات آن تغییر نمی کند مگر اینکه ما آن را تغییر دهیم.

اما در سلول دینامیک اطلاعات ممکن است عوض شود.



برای خواندن select را فعال می کنیم و یکی از ترانزیستورها on شده و دیگری off می شود.

اما برای نوشتن نه تنها اینکه select را فعال می کنیم امپدانس یکی از ترانزیستورها سیگنال


نیز اعمال می‌کنیم. لذا به دلایل مداری:

* خواندن و نوشتن همزمان در سلول حافظه مجاز نیست.

نادرست. $R1 \leftarrow M[10]$, $M[10] \leftarrow R2$

در سلول دینامیک شارژ را بر روی یک خازن قرار می‌دهیم. لذا بعد از مدتی خازن

شارژ می‌شود و اطلاعات از بین خواهد رفت، این در حالی است که برق هم وصل است.



حسن دینامیک این است که به جای چند ترانزیستور یک خازن وجود دارد و لذا در سطح

کمتری تعداد بیشتری سلول وجود خواهد داشت. برای رفع عیب این سلول‌ها قبل از

اینکه اطلاعات آنها از بین رود، اطلاعات را دوباره تازه می‌کنیم. به این کار Refresh


گفته می‌شود. پس یک زمان Refresh مطرح می‌شود. خرکاش می‌نیم کلاک را زمان

Refresh نیز تعیین می‌کند (علاوه بر ورودی‌های آسنکرون)، اگر خرکاش از حد خاصی

کمتر شود اطلاعات از بین خواهد رفت.

در سلول‌های دینامیک زمان access time بسته به اینکه سلول در حال Refresh شدن


است یا نه متفاوت خواهد بود. لذا یک پایه اضافه می‌شود که اعلام می‌دارد آیا سلول



Refresh شده است یا نه!

اندازه یک IC وسطی که اشغال می کند بستگی به تعداد پایه های آن دارد. برای یک RAM

که دارای ۳۲ کلمه است اگر بخواهیم ۳۲ پایه ورودی و ۳۲ پایه خروجی داشته باشیم ۶۴ پایه



داریم که خیلی زیاد است.


در شکل بالا دو IC با پایه های مساوی و ظرفیت های مختلف نشان داده شده است. برای

ساخت یک حافظه ۵۱۲Kx۹ bit باید ۱۲۸۰۰۰ IC از نوع مستر است یا ۱۸ IC از نوع

مست چپ داشته باشیم.

از طرفی می توان صرفه جویی پایه کرد. چون خواندن و نوشتن data به طور همزمان مجاز


نیست خط data را دو طرفه (BUS) می کنیم و یک پایه کمتری شود.



روش دیگر صرفه جویی پایه ها در مقابل نشان داده


شده است. به جای ۱۲ خط آدرس از ۸ خط استفاده

شده است و یک low/high مشخص می کند که امیک از AR ها باید وارد شود.




وقتی خط آدرس ۴ بیتی به دو خط ۸ بیتی تقسیم می شود نیاز به یک Dec $2^4 \times 14$


است که یک خط select دارد. لذا نیاز به 2^4 گیت AND داریم. اما می توان از ترکیب



کلمه وقتی انتخاب می شود که ستون افقی و عمودی آن دارای اطلاعات باشد.


توسعه تعداد کلمات یا تعداد بیت (نقشه حافظه)






برای اینکه نیاز به MUX, DMUX نباشد از BUS استفاده می کنیم.

CS = cheap select



۵۱





اگر بخواهیم کلمات مشخص شده در بالا در IC ها قرار گیرند کافیست به IC ها ورودی های

a_2 و a_3 و Dec ورودی های a_0 و a_1 را می دهیم. به این نوع آدرس دهی گسسته

اطلاق می شود. آدرس دهی پیوسته در حالت اول بود که در IC_0 ، IC_1 ، IC_2 ، IC_3 در

4 ، 5 ، 6 و 7 ... قرار می گرفت.




آدرس دهی پیوسته:

$$CS_0 = a'_2 a'_3$$

$$CS_2 = a'_2 a_3 + a_2 a'_3$$

$$CS_1 = a_2 a_3$$



تعویض جای IC ها باعث

تغییر CS می شود.

آدرس دهی پیوسته:

اگر یہ ایک IC کلمات

A hand-drawn diagram of a cell. On the left, there is a grid of dots arranged in four rows and two columns. To the right of this grid are two large, vertically oriented oval shapes, each containing a single dot in its center. These ovals represent large organelles like mitochondria or chloroplasts.

اگر یہ IC کلمات

0001
1001
1110
1100

Hex: $a_{15} \dots a_0$

تصريف :

1k
rk
1k
rk
rk
rk

$$= 1 \wedge K$$

آدرس‌های ورودی و
CS های هر IC را بنویسید.

Hex

	a_{17}	a_{16}	a_{15}, a_9, a_8	a_7, a_6, a_5, a_4	a_3, a_2, a_1, a_0	$a_{17} \sim a_9$ 0 PFF	1K	مال
Ic.	o	o	o o x x	x x x x	x x x x	o f o b		
Ic ₁	o	o	o x x	x x x x	x x x x	$a_{17} \sim a_9$ 0 BFF	1K	
	o	o	o x x	x x x x	x x x x	o Coo		
{	o	o	x x	x x x x	x x x x	$a_{17} \sim a_{16}$ YBFF	AK	
	o		o o x x			YCoo		
	o		b t			$a_{17} \sim a_9$ YFFF	1k	
	o		o					
	o		x x					
{		o	o o					
		o	o					
		o	t o x x					
Ic ₂		o	x x					


$$CS_0 = a'_{10} a'_{11} a'_{12} a'_{13}$$

$$CS \nu =$$

$$CS_1 = a'_{1r} a'_{1r} a'_{11} a_{10} + a'_{1r} a'_{1r} a_{11} a'_{10}$$

$$CS_2 =$$

۵۳



$a_{13}a_{12}$	$a_{11}a_{10}$					
	0	1	2	3	4	5
0	0	1	2	3	4	5
1	6	7	8	9	10	11
2	12	13	14	15	16	17
3	18	19	20	21	22	23

CS₀ CS₁ CS₂ CS₃

اگر از X هادر ساده سازی CS₂ استفاده کنیم دیگری می توانیم IC چهارمی بعد از IC ها

قبل استفاده کنیم چون خروجی های ۱۲، ۱۳، ۱۴، ۱۵ Dec را همواره می گیریم.

اگر علاوه بر استفاده X هادر ساده سازی CS₂ در ساده سازی CS₃ هم استفاده کنیم،

اگر می توانیم از آدرس ها ۱۲، ۱۳، ۱۴، ۱۵ ۱ شود هم CS₃ و هم CS₂ فعال می شود


که مشکل ایجاد می کند.

حتماً مجبور نیستیم که آدرس های متوالی را در یک IC قرار دهیم. اگر از آدرس ها



متوالی استفاده کنیم تنها اینک CS ها تغییر می کند، خطوط وصل شده به IC ها

تغییر می کند.

بهترین نقشه برای قراردادن IC ها این است که هر کدام سر مصرفی از مقدار خودش



حالت پیچیده انتخاب کلمات:



$$CS = a_2 a_1 a_0 + a_2 a_1 a_0 + a_2 a_1 a_0 + a_2 a_1 a_0$$

$$A_0 = m_1 + m_v$$

$$A_1 = m_0 + m_v$$

μ-OP های حسابی:

$$R_3 \leftarrow R_1 + R_2$$

$$R_3 \leftarrow R_1 - R_2$$

$$R_3 \leftarrow R_1 * R_2$$


$$R_3 \leftarrow R_1 / R_2$$

$$R \leftarrow R + 1$$

$$R \leftarrow R - 1$$


$$R \leftarrow \text{Const}$$

$$R \leftarrow -R$$



باقوم به اینکه $\mu\text{-op}$ باید در یک کلاک انجام شود لذا مدار داخل μ باید یک مدار ترکیبی



باشد که در یک کلاک انجام می‌شود.



داشت

می‌توان $\mu\text{-op}$ جمع و تفریق و ضرب و تقسیم را به یک MUX داد و همگی را در یک زمان

$$R \leftarrow -R = \begin{cases} \bar{R} \leftarrow \bar{R} \\ R \leftarrow R+1 \end{cases} \quad \text{برای } R \leftarrow -R$$



$\mu\text{-op}$ های منطقی:

$$\begin{aligned} R^w &\leftarrow R^i \wedge R^r \text{ selective clear} & R^w &\leftarrow \bar{R}^r \\ R^w &\leftarrow R^i \vee R^r \text{ selective set} & R^w &\leftarrow 0 \\ R^w &\leftarrow R^i \oplus R^r \text{ selective Complement} & R^w &\leftarrow 1 \\ R^w &\leftarrow R^i \odot R^r \end{aligned}$$

μ -op ها بی منطقی عملیات پایه ای هستند که برای پردازش غیر عددی و تست ها به کار می روند.

مثال: می خواهیم بیت a_7 و a_2 از ترکیب زیر صفر شوند.

$$R = \begin{array}{|c|} \hline a_7 \ a_6 \ a_5 \ a_4 \ a_3 \ a_2 \ a_1 \ a_0 \\ \hline 0 \ a_6 \ a_5 \ a_4 \ a_3 \ a_1 \ a_0 \\ \hline \end{array}$$

$$\rightarrow R \wedge (\underbrace{01111011}_{\text{mask}}) : \text{selective clear}$$

AND شدن در این نوع μ -op ها به صورت بیت به بیت است (و به همین ترتیب دیگر

ایراتورها). فلذا $R_1 + R_2$ ^{حسابی} و $R_1 \vee R_2$ ^{منطقی} با هم متفاوتند.


البته اگر توابع بولی باشند (مانند توابع خرمای) شکلهایی مانند $T_1 + T_2$ به

مفهوم منطقی است و ایرادی ندارد.

$$R \vee (10000100) : \text{selective set}$$

$$R \oplus (10000100) : \text{selective complement}$$

در یک کامپیوتر جمع و تفریق و... بر روی اطلاعات BCD یا BIN انجام



$$92 : \begin{array}{|c|c|} \hline 9 \text{ ASCII} & 2 \text{ ASCII} \\ \hline 00111001 & 00110010 \\ \hline \end{array}$$

92 ASCII

$$\begin{array}{|c|c|} \hline 9 \text{ BCD} & 2 \text{ BCD} \\ \hline 00001001 & 00000010 \\ \hline \end{array}$$

92 BCD unpacked
unp

1001 0010
92 BCD packed

1011100
92 BIN


A 0100 0001
B 0100 0010
:
a 0100 0001
b 0100 0010
:

if R then R AND (11011111) حرف بزرگ
RV (00100000) حرف کوچک
R OR 00100000 تغییر

در مورد حروف :

روشن دیگر تبدیل حروف :
if 'a' < R < 'z' then R - 32

استفاده دیگر op-های منطقی درست کردن است :



برای تشخیص اینکه مثلاً بیت ۲ و ۴ صفر و بیت ۳ یک است می توانیم از دستور


منطقی استفاده کنیم و در دوم مرحله تست را انجام دهیم.

op-های شیفت :

شیفت منطقی : shr R , shl R

در شیفت منطقی به چپ و راست عنصر جایگزین شده صفر است.


Circular shift : $Cir R$, $cll R$




شیفت حسابی
Arith. shift

Ashr R
تقسیم بر ۲
بارعایت علامت


Ashl R
ضرب در ۲
بارعایت علامت



اگر مقدار ادیفایش مکمل ۲ باشد :



مکمل ۱ باشد :



علامت و قدر مطلق باشد :

مثال علامت و قدر مطلق :

%	0110	± 4	R
%	1100	± 12	Ashl R
%	0011	± 3	Ashr R

+4	00110	0 +	مثال مکمل ۱ : + - 1	→ [] ←
+3	00011	1 -		
+12	01100			

در مکمل ۱ برای شیفت اعداد منفی نخست آنها را مثبت کرده و به روش مثبت شیفت

منفی	a_4	a_3	a_2	a_1	a_0
مثبت	a'_4	a'_3	a'_2	a'_1	a'_0
	a'_3	a'_2	a'_1	a'_0	0
	0	a'_4	a'_3	a'_2	a'_1

می داند و سپس تبدیل به منفی می کند.


a_3	a_2	a_1	a_0	1
1	a_4	a_3	a_2	a_1

مثلا
 $Ashl R = cil R$

پس در این حالت علامت هر چه باشد وارد می شود

منفی $a_5 a_4 a_3 1 0 0$
 مثبت $a'_5 a'_4 a'_3 1 0 0$


$a'_5 a'_4 1 0 0 0 \rightarrow a_4 a_3 1 0 0 0$
 $0 a'_5 a'_4 a'_3 1 0 \rightarrow 1 a_5 a_4 a_3 1 0$



می خواهیم تمام μ -op ها را در مجموعه زیر داشته باشیم. برای این منظور


حکموار ترکیبی به نام ALU خواهیم داشت و رجیسترها فقط قابلیت

بارگیری دارند.



QIA

برای یک بیت :




حسابی


S_p	S_v	S_i	S_o	C_o	R
0	0	0	0	0	$A+B$
		0	0	1	$A+B+1$
		0	1	0	$A-B-1$
		0	1	1	$A-B$
		1	0	0	A
		1	0	1	$A+1$
		1	1	0	$A-1$
		1	1	1	A
0	1	0	0	α	A
0	1	0	1	α	$A \wedge B$
0	1	1	0	α	$A \vee B$
0	1	1	1	α	$A \oplus B$
1	0	α	α	α	$\text{shr } A$
1	1	α	α	α	$\text{shl } A$

منطقی

ADD : $A+B$
 ADC : $A+B + \text{برای جمع قلی}$
 SUB : $A-B$
 SBB : $A-B - \text{برای تفریق قلی}$




در مورد شیفیت:



آنچه که نوع شیفیت را مشخص می کند A_{n-1} و A_n است. لذا برای انتخاب انواع

شیفیت از MUX استفاده می کنیم:



S_1	S_0	S_1	S_0	C_0	R
1	0	0	0	α	shr A
		0	1	α	cir A
		1	0	α	Ashr A
1	1	0	0	α	shl A
		0	1	α	cil A
		1	0	α	Ashl A



برای load ما رجیسترها از dec استفاده می کنیم:

لذا کلمه واحد کنترل ۱۴ بیتی خواهد بود:

$$5 + 3 + 3 + 3 = 14$$


\downarrow
 S_1
 S_0
 C_0

مقصد
 ایریزد B
 ایریزد A
 برای load ها

در این ALU صفر کردن یک رجیستر توسط XOR کردن رجیستر با خودش انجام می شود.

خروجی های A و B در ALU باس هستند. همچنین می توان با خروجی سه حالت آنها


را تشکیل داد چون دو باس داریم.



$AB \ T_1 : \text{if } x' \text{ then } (\mu_1, \text{goto } T_r) \text{ else } (\text{goto } T_r)$

$AB \ T_r : \text{if } y' \text{ then } (\mu_2, \text{goto } T_1) \text{ else } (\mu_3, \text{goto } T_r)$

$AB \ T_r : \mu_3, \text{if } z' \text{ then } (\text{goto } T_1) \text{ else } (\text{goto } T_r)$



روش دیگر نشان دادن :
A, B فلیپ فلاپ هستند که T_1 تا T_r را تولید می کنند.

$AB \ x' : \mu_1, B \leftarrow 1$

$AB \ x : A \leftarrow 1$

$AB \ y' : \mu_2, B \leftarrow 0$


$AB \ y : \mu_3, A \leftarrow 1, B \leftarrow 0$

$$AB'Z' : A \leftarrow 0$$

نوشتن این سطر در RTL نیازی نیست.

با اینکه دنبال کردن RTL مشکل است اما این حسن را دارد که مدار کنترل را از روی

آن به راحتی می توان ساخت.



```


10  if s then Read A, B else goto 10
    P = 0
20  if B = 0 then goto 10
    P = P + A
    B = B - 1
    goto 20
    
```

حالت فعلی	M-Op	تغییر حالت
T ₁	if s then RA ← A RB ← B	if s' then goto T ₁ else T ₂
T ₂	RP ← 0	goto T ₃
T ₃	—	if $\begin{matrix} \nearrow \\ RB=0 \end{matrix}$ then goto T ₁ else T ₄
T ₄	RP ← RP + RA	goto T ₅
T ₅	RB ← RB - 1	goto T ₃
T ₆	—	goto T ₃

پیدا کردن توابع کنترلی

واحد کنترل

طراحی با یک فلیپ فلاپ برحالت:



کاهش حالتها:

مرحله اول:

T_1	if s then $RA \leftarrow A$ $RB \leftarrow B$ $RP \leftarrow 0$	if s' then T_1 else Tr
T_2	—	if z then T_1 else Tr
T_3	$RP \leftarrow RP + RA$ $RB \leftarrow RB - 1$	Tr

مرحله دوم:

T_1	if s then $RA \leftarrow A$ $RB \leftarrow B$ $RP \leftarrow 0$	if s' then T_1 else Tr
T_2	if z' then $RP \leftarrow RP + RA$ $RB \leftarrow RB - 1$	if z then T_1 else Tr

تکلیف ۲: ۴ فصل ۴ مانو ۴، ۱۲، ۱۳، ۱۴، ۱۵، ۱۸، ۱۹، ۲۰، ۲۱


+ مدار تقسیم با goto else if

+ " " " " بدون " " " "


+ باس سری برای چهار رجیستر

+ رجیستر R با JKFF و قابلیت های

Load $\rightarrow R \leftarrow \text{Input}$
 $R \leftarrow 0$
 $R \leftarrow 1$
 $R \leftarrow I \oplus R$
 $R \leftarrow I \vee R$
 $R \leftarrow I \odot R$



فرمت دستورالعمل



تعداد آدرس مورد نیاز بستگی به نوع عمل دارد:

دستوریونری (یک اپرندی) مانند not . ۲ آدرس لازم داریم .

دستور باینری (دو اپرندی) مانند X یا . ۳ آدرس " " .

دستور انتقال . ۲ آدرس + مقصد " " .

کنترل غیر مشروط . ۱ " " .

کنترل مشروط . ۲ " " .

سازمان جنرال رجیستر * AF1 AF2 AF3

* AF1 AF2

* AF1

✓ سازمان AC


*

سازمان پشته



هرجا که آدرس کم است به این معنی است که آن آدرس درست افزار وجود دارد و

مقید است که آن آدرس را انجام دهد. کامپیوترهای اولیه به طریق سازمان AC بودند و برای عملی مانند ضرب فقط یک AF نیاز داشتند.




در این سازمان یک ایرند از حافظه و دیگری از AC گرفته می شود و نتیجه در خود AC

قراری گیرد. E بیت carry است که در جمع و... بکار گرفته می شود.

رابطه طول دستور و طول کلمه :

یک روش این است که همه دستورها یک طول دارند و هر کلمه یک دستور است. در روش

دیگر دستورها مفرقی از طول کلمه هستند. در روش سوم طول دستورها نیز متفاوت



یک کلمه

است.


انتخاب می شود.

طول کلمات نوعاً مضرب طول کاراکتر است و با توجه به اینکه طول یک کاراکتر ۸ بیت است


لذا طول کلمه مضرب ۸ است.

اندازه حافظه را که شامل کلمات است ۴ کیلو کلمه در نظر می گیریم.

$$4k$$



مدهای آدرس دهی:



در مضمینی آدرس و AF نداریم محل ایندیه صورت مضمینی درست است افزار مشخص


شده است. در جمع نشان داده شده در بالا یک آدرس واضح و دوتای دیگر به طور مضمینی

مشخص شده اند.

هدف از این مدها بالا بردن راندمان یا سرعت و یا ایجاد ستهیلات است.

مدهای او ۳ و ۴ انتخاب می شوند. حال مدهای ۳ و ۴ را داریم می خواهیم ببینیم باید با


کدامیک عمل کنیم. برای این منظور یک بیت به نام Mode اختیار می کنیم.



طول Op-Code هم مضرب بایت است. کامپیوتری که می خواهیم تعریف کنیم دارای ۲۵


دستور است. لذا طول کلمه را ۲ بایت می گیریم. در نتیجه طول Op-Code ۳ بیت خواهد بود.

برای اینکه ۵ دستور را جای دهیم اینگونه در نظری بگیریم که همه دستور ها چنین ساختار



دستور ۱


ندارند.



دستور ۸




دو ساختمان بالا را می توانیم داشته باشیم ولی تشخیص این دو از هم ممکن نیست.



دستور ۷

دو ساختمان زیر را انتخاب می کنیم:
دستورات حافظه ای



دستور ۱۲

دستورات رجیستری



دستور ۶

I/O دستورات

نیاز به M ندارند

دستور	کد دستور Hex	اثر دستور	دستورات :
AND	000	$AC \leftarrow AC \wedge M[EA]$	
ADD	001	$AC \leftarrow AC + M[EA]$	
LDA	010	$AC \leftarrow M[EA]$	۱- پردازشی
STA	011		
BUN	100	$PC \leftarrow EA = \begin{cases} AF* \\ M[AF]* \end{cases}$	۲- انتقال
BSA	101	$\begin{cases} M[EA] \leftarrow PC \\ PC \leftarrow EA + 1 \end{cases}$	
ISZ	110	$\begin{cases} M[EA] \leftarrow M[EA] + 1 \\ \text{if } M[EA] = 0 \text{ then } PC \leftarrow PC + 1 \end{cases}$	
CLA	V A 0 0	$AC \leftarrow 0$	۳- I/O
CMA	V 4 0 0	$AC \leftarrow \overline{AC}$	
CLE	V 2 0 0	$E \leftarrow 0$	
CME	V 2 0 0	$E \leftarrow \overline{E}$	۴- کنترل پردازنده
INC	V 0 1 0	$AC \leftarrow AC + 1$	
CIR	V 0 4 0	Cir E, AC	
CIL	V 0 2 0	Cil E, AC	۵- کنترل ماشین
SZA	V 0 1 0	if $AC = 0$ then $PC \leftarrow PC + 1$	
SPA	V 0 0 1	if $(AC > 0)$ then $PC \leftarrow PC + 1$	
SNA	V 0 0 4	" $AC < 0$ " "	
SZE	V 0 0 2	" $E = 0$ " "	
HLT	V 0 0 1	توقف	

پردازشی

انتقال

کنترل برنامه

RET, call

پردازشی


کنترل

پردازشی

دستور العمل

I/O کنترل برای I/O	INP	F ۸ ۰ ۰
	OVT	F ۴ ۰ ۰
	SKI	F ۲ ۰ ۰
	SLO	F ۱ ۰ ۰
کنترل ماشین	LON	F ۰ ۸ ۰
	IOF	F ۰ ۰ ۰

دستورالعمل
I/O



با توجه به اینکه دستورات رجیستری و I/O دارای کد ۱۲ بیتی هستند و ۴ بیت استفاده

کرده ایم و بقیه تلف می شوند لذا دیگر از dec استفاده نمی کنیم و از هر ۱۲ بیت استفاده

می کنیم:

اثر دستور AND: $AC \leftarrow AC \wedge M[AF]$ مستقیم

غیر مستقیم: $AC \leftarrow AC \wedge M[M[AF]]$

آدرس موثر EA از حافظه است که ایندکس مستقیم از آنجا برداشته می شود.
effective Add.

$$EA = \begin{cases} AF & \text{مستقیم} \\ M[AF] & \text{غیر مستقیم} \end{cases}$$

محیط کار برنامه نویس

حافظه ای در اختیار دارد.

اثر دستورها بر AC و E باید مشخص شود (برای برنامه نویس)

PC (program counter) باید مشخص شود.


$\begin{matrix} \text{load AC} \\ \text{LDA} \end{matrix} \quad X \quad \text{انتقال X به حافظه AC}$
 $\begin{matrix} \text{store AC} \\ \text{STA} \end{matrix} \quad Y \quad \text{انتقال AC به حافظه Y}$
 $\left\{ \begin{matrix} \text{LDA} \quad A \\ \text{STA} \quad B \end{matrix} \right\} \quad \text{انتقال از خانه A حافظه به خانه B از حافظه}$

$\left\{ \begin{matrix} \text{LDA} \quad A \\ \text{ADD} \quad B \\ \text{STA} \quad C \end{matrix} \right\} \equiv C \leftarrow A + B \quad \text{جمع}$

$\left\{ \begin{matrix} \text{LDA} \quad B \\ \text{CMA} \\ \text{INC} \\ \text{ADD} \quad A \\ \text{STA} \quad C \end{matrix} \right\} \equiv C \leftarrow A - B \quad \text{تفریق}$

و به همین ترتیب دیگر عملیات منطقی قابل انجام است.

$\text{cir یا cil} \equiv$



$\left\{ \begin{matrix} \text{LDA} \quad X \\ \text{CLE} \\ \text{cir یا cil} \end{matrix} \right\} \equiv \text{شیفت منطقی}$

دیگر شیفت ها هم با دو بار لود کردن در AC و ~~دو بار~~ cil یا cir قابل انجام است.

دستورات کنترل برنامه ترتیب اجرا را برپایه ما تعیین می کند.

کامپیوتر از وقتی که روشن می شود مرتب در حین انجام دستورات است و مهم ترتیب اجرای این دستورات عمل ها است.


ترتیب اجرای دستورات عملها:

Instruction

۱- نقطه شروع که قراردادی است. این نقطه شروع نقطه صفر است. (۱۰)

۲- توالی که قراردادی است و لازم نیست که بعد از هر دستور آدرس دستور بعدی را که باید اجرا شود مشخص کنیم.

۳- دستور کنترل برنامه توالی را به هم می زند.




واحد کنترل دستورات را از حافظه برمی دارد و به دیگر قسمت ها فرمان می دهد.

PC رجیستری است که شماره دستوری را که باید اجرا شود در آن وجود دارد. لذا واحد کنترل


program Counter

با توجه به شماره ای که در PC است دستورات را به ترتیب اجرای کند. لذا در شروع کار


مقدار اولیه PC صفر است. پس واحد کنترل دستور $M[PC]$ که همان $M[0]$ را از حافظه



هر بار که یک دستور از حافظه برداشته می شود یک واحد به PC اضافه می شود. این شکل



دستورات کنترلی دستوراتی هستند که در مرحله اجرا PC مشروط و یا غیر مشروط عوض



همان طور که گفتیم در ~~محل~~ اثر دستورها نیاز برنامه نویس گفته می شود. این ها هم در محیط

برنامه نویسی باید باشند.

دستورات و اثر دستورات

PC
AC, E

حافظه

Branch unconditional

دستور BUN دستور بی شرطی است که در آن PC برابر EA می شود $PC \leftarrow EA$

BUN adr : $PC \leftarrow adr$

این دستور یک دستور کنترلی غیر مشروط است.

دستور (کد آن)

۴۱۰۰

C۱۰۰

اثر آن

$PC \leftarrow ۱۰۰$

$PC \leftarrow M[۱۰۰]$

Branch Conditional

دستور BCD یک دستور کنترلی مشروط است و برای متوقف مسیكل دستورات هم استفاده

BCD adr1 , adr2

می شود.

یعنی : if (CD) then $pc \leftarrow adr1$ else $pc \leftarrow adr2$


نوعاً برای اینکه طول دستور دو برابر نشود (چون adr داریم) لذا به شکل زیر اجرا می شود

BCD adr1
BUN adr2 \equiv BCD adr1 , adr2

و در کامپیوترها فرم بالا رایج بینیم. در این فرم $adr1$ به شکل صریح گفته می شود و $adr2$

به شکل ضمنی. در حالت اول هر دو adr صریح بود. در دستورات زیر هر دو adr ضمنی

خواهند بود : SPA , SNA , SZA , SZE



اثر این دستور :

if CD then $pc \leftarrow pc+1$

باید رقت شود که در مرحله Fetch ، PC یکی اضافه شده و وقتی شرط برقرار نیست یک واحد

دیگر نیز به آن اضافه می شود.


ISZ

Increment skip zero

ISZ دستور

اثر


$$\begin{cases} M[EA] \leftarrow M[EA] + 1 \\ \text{if } M[EA] = 0 \text{ then } PC \leftarrow PC + 1 \end{cases}$$



دستورهای CALL و RET که برای زیربرنامه نویسی به کار می رود. وجود زیربرنامه ها

ضروری نیست (درستوری) اما در عمل نمی توان برنامه های حجیم (با تعداد خط های زیاد)

را بدون زیربرنامه ها پیاده و اجرا کرد.



مشاهده می کنیم که تکلیف


مقابل نمی تواند ختم زیربرنامه

را داشته باشد. چون بعد از

رفت دیگری همان جایی که از آنجا

آمده بدین می گردد. (که در BUN 100 واقع در خط ۳۰ این امر مشاهده می شود)

اما در CALL می‌رود و به همانجا (با استفاده از RET) برمی‌گردد.



لذا آدرس برگشت نیز باید درست باشد. لذا دو آدرس یکی برای رفت و دیگری برای برگشت نیاز داریم. هنگامی که می‌رود آدرس برگشت ضبط (Save) می‌شود.

دستور

CALL

اثرات

برای برگشت → ضبط PC
برای رفت → مقداری به PC

لذا آدرس برگشت به صورت ضمنی خواهد بود و خود می‌گوید که آدرس کجا باید

ضبط شود. محل ضبط می‌تواند رجیستر، پشته حافظه، انتخاب کتاب باشد


رجیستر
Repair address register
CALL { RAR ← PC
PC ← EA

در این حالت (حالت یک رجیستر RAR) نمی‌توان

RET


PC ← RAR

CALL, RET تودر خود داشت.



last in first out

روشی که برای ذخیره سازی آدرس هانشان داده شده پشته نام دارد. (LIFO)
stack



هر CALL آدرس برگشت را به بالای پشته می گذارد. RET آدرس را از بالای پشته برمی دارد.

(که ضعیفی است)

در این حالت CALL یک آدرس دارد و RET هم نیازی به آدرس ندارد.

اساره گر stack یا stack pointer همیشه آدرس بالای پشته را در خود دارد.

در حالتی که آدرس ها زیاد است نمی توان تعداد زیاد رجیستر داشت و لذا دیگر از پشته

رجیستر استفاده نمی کنیم بلکه از خود حافظه استفاده می کنیم که در این حالت مفهوم

پشته حافظه مطرح می شود.



رشد stack در حافظه همیشه از آدرس های زیاد به آدرس های کم است.

پشته حافظه

CALL

$$\left\{ \begin{array}{l} SP \leftarrow SP - i \\ M[SP] \leftarrow PC \\ PC \leftarrow EA \end{array} \right\} \text{ضبط}$$

RET

$$\begin{array}{l} PC \leftarrow M[SP] \\ SP \leftarrow SP + i \end{array}$$

۲۷

حافظه
انتخاب کتاب


CALL $M[EA] \leftarrow PC$
 $PC \leftarrow EA + 1$

RET $PC \leftarrow M[adr]$

۵۹
۶۸
۸۳
۱۰۰

یک CALL دو آدرس لازم داشت. در نوع رجیستری یکی RAR و دیگری EA بود در نوع

پشته حافظه یکی SP و دیگری EA بود و در انتخاب کتاب یکی EA و دیگری EA+1



غیر مستقیم
indirect
با کد ۴۱۰۰

لذا در این حالت ~~CALL~~ RET برخلاف دو حالت قبل آدرس صریح دارد. در این نوع

خانه لول هر زیر برنامه یک خانه برای آدرس گذاری است. همچنین برنامه بازگشتی

نمی توانیم داشته باشیم در صورتی که در پشته حافظه این امر امکان پذیر است.

آنچه که در جدول در زیر اثر دستورات نوشته شده همگی p-م نیستند. مانند

$$M[EA] \leftarrow M[EA] + 1$$




اگر در ادامه کار به آنها نیاز داشته باشیم. نام جنس رجیستری را IR می نامیم.

از AC نمی توانیم برای چنین عملی استفاده کنیم چون در اثر ISZ تغییر AC رانمی بینیم

یعنی AC نباید تغییر کند. ADR رجیستری است که برای نگهداری آدرس موثر به

کامی رود. تمام دستورات ^{گفته شده} با ترکیب سخت افزاری بالا اجرا خواهند شد.




در مورد اتصالات از Bus استفاده می کنیم. TR رجیستری است TR در صورت TR
 Temporary register

تعریف دستور جدید در تئریات از آن استفاده خواهیم کرد.

Mux نشان داده شده در بالا به عنوان سمبل Bus است و وجود خارجی ندارد.


محور زمان سیکل دستور است. در حین اجرای دستور می توان زیر سیکل های برای آن



اگر دستور حافظه ای و غیر مستقیم بود باید آدرس موثر را پیدا کنیم. عمل $AC \leftarrow AC + M[EA]$

در زیر سیکل اجرا، اجرای شود.

سیکلهای ماشین




برای تمام دستورها زیرسیکل های Fetch و IND یکسان است. ولی مرحله اجرا

مختلف برای هر دستور به یک شکل است و چون 25 دستور داریم 25 سیکل اجرای داریم.

INT جزو سیکلهای ماشین است ولی جزو زیرسیکل ها نیست.


سیکل T جزو سیکل های ماشین است. مثلاً برای اجرای $AC \leftarrow AC + M[EA]$ نیاز

به سه کلاک داریم که از سیکل T استفاده می کنیم. هر سیکل T یک حالت از حالت های واحد



در درس میکروپروسسور سیکل های ماشین به نحو دیگری تعریف می شوند که شامل

Fetch , MR , MW , Io R , Io W , INT است.



داشته باشید می تواند اجرا شود. خواهیم دید که فقط به ۶ کلاک از اینها نیاز خواهیم داشت

مقادیر اولیه در لحظه روشن شدن کامپیوتر:

$$PC = 0, \quad SC = 0$$

Cl برای SC لازم است تا بعد از T_4 دوباره T_0 بشود. همچنین بر NC آن نیز غالب

است که در شکل نمایش داده شده است.

بعد از مرحله Fetch نیاز داریم که بدانیم چه دستوری را آورده ایم و باید به IR مراجعه

کنیم. البتة سمت راست IR طبق قرارداد د کد شده است و فقط یک ۱ دارد. لذا

مستقیماً وارد واحد کنترل می شود.

از موارد دیگر مورد نیاز واحد کنترل شرطها هستند که در دستورهای skip وجود دارند.

اکنون مدار ترکیبی داخل واحد کنترل و ALU مانده است که باید معلوم شود.

سیکل fetch

نوشتن RTL :

$$T_0 : AR \leftarrow PC$$

$$T_1 : IR \leftarrow M[AR], PC \leftarrow PC + 1$$

$$T_2 : D_0 \sim D_7 \leftarrow \text{decode}[IR(12-14)], I \leftarrow IR_{15}$$


$$AR \leftarrow IR(0-11)$$

dec یک مدار ترکیبی است و نیاز به کلاک ندارد آنچه که در بالا آمده است انجام

را صرفاً نشان می دهد. بعد از T_1 ، مقدار مطلوب خود را دارد و بعد از اندکی

تاخیر dec، D_0 تا D_7 مقدار خود را گرفته اند و لذا در کلاک T_2 قابل

استفاده خواهند بود. ولی مادر T_3 از آنها استفاده می کنیم و لذا کلاک T_2 اضافه است.



خواب فلاپ I نیز اضافه است. تنها چیزی که در کلاک T_2 مفید است، $AR \leftarrow IR(0-11)$

است که زودتر AR را آماده کرده است. اگر دستور حافظه ای بود این کار مفید است

و اگر غیر حافظه ای بود هیچ ضرری نمی رساند.

نکات: $PC \leftarrow PC+1$ می تواند در T_0 قرار بگیرد.

تمام سیکل گفته شده برای Fetch رلی توان در دو کلاک داشت:

$$T_0: AR \leftarrow PC, PC \leftarrow PC+1$$


$$T_1: BUS \leftarrow M[AR], IR \leftarrow BUS \quad AM \\ I \leftarrow BUS_{15}, AR \leftarrow BUS_{(0-11)}$$

با این مدار نمی توان سیکل Fetch را در یک کلاک انجام داد. ولی اگر از PC مستقیماً

به عنوان آدرس استفاده کنیم می توانیم در یک کلاک سیکل Fetch را انجام دهیم.

$$T_0: BUS \leftarrow M[PC], IR \leftarrow BUS$$

$$AR \leftarrow BUS_{(0-11)}, I \leftarrow BUS_{15}, PC \leftarrow PC+1$$



مدار جدید
برای انجام در
یک پریود کلاک

پایان سیکل Fetch.

با نوشته شدن RTL Fetch حال می توانیم جدول از خروجی های زیر را داشته باشیم:

$$L(AR) = T_0 + T_r$$

$$S_r = 0 + T_1 + T_r$$

$$S_1 = T_0 + T_1 + 0$$

$$S_0 = 0$$

$$L(IR) = T_1$$

$$R = T_1$$

$$inc(PC) = T_1$$

$$I =$$

حال T_0, T_1, T_2 گذشت و وارد T_3 شدیم. اکنون ۵ حالت وجود دارد که باید یکی

انتخاب شود. اگر بر فرض دستور CLA باشد:
 سیکل اجرای دستور CLA^{EXE}

$$CLA \quad T_3 \quad ID_V IR_{11} : AC \leftarrow \cdot, SC \leftarrow \cdot$$

لذا زمان بعدی T_0 خواهد بود. حال دوباره سیکل $fetch$ را طی می کنیم با این تفاوت

که این بار با $PC=1$ وارد سیکل $fetch$ می شویم. حال دستور CMA را داریم و...

CLA	$T_3 \quad ID_V IR_{11} : AC \leftarrow \cdot, SC \leftarrow \cdot$
CMA	$T_3 \quad ID_V IR_{11} : AC \leftarrow \bar{AC}, SC \leftarrow \cdot$
CLE	$T_3 \quad ID_V IR_9 : E \leftarrow \cdot, SC \leftarrow \cdot$
CME	" $IR_8 : E \leftarrow E', SC \leftarrow \cdot$
INC	" $IR_7 : AC \leftarrow AC + 1, SC \leftarrow \cdot$
CIR	" $IR_4 : CIR \leftarrow E, AC$
CIL	" $IR_5 : CIL \leftarrow E, AC$
SPA	" $IR_6 : if \ AC > 0 \ then \ PC \leftarrow PC + 1, SC \leftarrow \cdot$
SNA	" $IR_3 : if \ AC < 0 \quad "$
SZA	" $IR_2 : if \ AC = 0 \quad "$
SZE	" $IR_1 : if \ E = 0 \quad "$
HLT	" $IR_0 : \text{توقف}$

حال سری دیگری از دستورات را خواهیم داشت که با یک کلاک T_4 انجام می شوند و

فاز به کلاک بیشتر دارند:

AND مستقیم: $AC \leftarrow AC \wedge M[AF]$

AND مستقیم {

$$IT_3 D_0 : DR \leftarrow \underset{\text{ایر}}{M[AR]}$$

$$IT_4 D_0 : AC \leftarrow DR \wedge AC, SC \leftarrow 0$$

AND غیر مستقیم: $AC \leftarrow AC \wedge M[M[AF]]$

AND غیر مستقیم {

$$IT_3 D_0 : AR \leftarrow \underset{EA}{M[AR]}$$

$$IT_4 D_0 : DR \leftarrow \underset{\text{ایر}}{M[AR]}$$

$$IT_5 D_0 : AC \leftarrow DR \wedge AC, SC \leftarrow 0$$

همین گونه می توانیم برای بقیه دستورات بنویسیم. مشاهده می کنیم (در بالا) که مثلاً

AC Load برابر $IT_4 D_0 + IT_5 D_0$ که ساده نمی شود. همین طور برای همه

DR دو ترم با هم ساده نمی شوند. برای ساده سازی فرم زیر را در نظری بگیریم:

$$IT_3 D_0 : \text{---}$$

$$IT_4 D_0 : DR \leftarrow M[AR]$$

$$IT_5 D_0 : AC \leftarrow AC \wedge DR, SC \leftarrow 0$$


→

$$\text{سیکل اجرای AND} \left\{ \begin{array}{l} T_4 D_0 : DR \leftarrow M[AR] \\ T_5 D_0 : AC \leftarrow AC \wedge DR, SC \leftarrow 0 \end{array} \right.$$

$$\text{indirect IND سیکل} \left\{ T_3 I(D_0 + D_1 + \dots + D_4)^{D_V} : AR \leftarrow M[AR] \right.$$

حال مدار ساده تر می شود. فقط در حالت direct در T_3 کاری انجام نمی شود.

Fetch



$T_0: AR \leftarrow PC, PC \leftarrow PC + 1$

$T_1: IR \leftarrow M[AR]$

$T_2: I \leftarrow IR_{16}, AR \leftarrow IR_{16-11}$

IND

$T_0 D_V I: AR \leftarrow M[AR]$

EXE (رجیستی)

$T_0 D_V I' IR_{11}: AC \leftarrow 0, SC \leftarrow 0$

$IR_6: AC \leftarrow \bar{AC}, SC \leftarrow 0$

$IR_9: E \leftarrow 0, SC \leftarrow 0$

\vdots

$T_0 D_V I' IR_1: \text{if } E' \text{ then } PC \leftarrow PC + 1, SC \leftarrow 0$

$T_0 D_V I' IR_0: \text{توقف}$

AND

$T_0 D_0: DR \leftarrow M[AR]$

$T_0 D_0: AC \leftarrow AC \wedge DR, SC \leftarrow 0 \quad \left. \begin{array}{l} \\ \end{array} \right\} AC \leftarrow AC \wedge M[EA]$

ADD

$T_0 D_1: DR \leftarrow M[AR]$

$EAC \leftarrow AC + M[EA]$

$T_0 D_1: EAC \leftarrow AC + DR, SC \leftarrow 0$

LDA

$T_0 D_0: DR \leftarrow M[AR]$

$AC \leftarrow M[EA]$

$T_0 D_0: AC \leftarrow DR, SC \leftarrow 0$

STA

$T_0 D_0: M[AR] \leftarrow AC, SC \leftarrow 0$

$M[EA] \leftarrow AC$

BUN

$T_0 D_0: PC \leftarrow AR, SC \leftarrow 0$

$PC \leftarrow EA$

BSA
 $T_4 D_5 : M[AR] \leftarrow PC, AR \leftarrow AR + 1$
 $M[EA] \leftarrow PC$
 $PC \leftarrow EA + 1$
 $T_5 D_5 : PC \leftarrow AR, SC \leftarrow 0$
ISZ
 $T_4 D_4 : DR \leftarrow M[AR]$
 $M[EA] \leftarrow M[EA] + 1$
 $T_5 D_4 : DR \leftarrow DR + 1$

 if $M[EA] = 0$ then $PC \leftarrow PC + 1$
 $T_4 D_4 : M[AR] \leftarrow DR, SC \leftarrow 0$

 if $DR = 0$ then $PC \leftarrow PC + 1$

تعمیم دستور ISZ را انجام دهید و $Inc\ DR$ ، $Not\ DR$ را با استفاده از AC تست کردن

انجام دهید. با توجه به اینکه تنها دو انتقالی که در یک کلاک داریم انتقالهای زیر می تواند

از طریق باس از طریق ALU
 $AC \leftarrow DR, DR \leftarrow AC$

باشد :

باید توجه کرد که دو انتقال از طریق باس در یک کلاک امکان پذیر نیست.

 $T_4 D_4 : DR \leftarrow M[AR]$

جواب :

 $T_5 D_4 : AC \leftarrow DR, DR \leftarrow AC$
 $T_4 D_4 : AC \leftarrow AC + 1$
 $T_5 D_4 : M[AR] \leftarrow AC, AC \leftarrow DR, SC \leftarrow 0$

 if $AC = 0$ then $PC \leftarrow PC + 1$

$$C_{clear}(SC) = \underbrace{T_3 ID_V (IR_0 + \dots + IR_4)}_{\text{رجیستری}} + \underbrace{T_5 D_0 + T_5 D_1 + \dots + T_4 D_4}_{\text{حافظه‌ای}} + \underbrace{T_3 ID_V (IR_0 + \dots + IR_4)}_{\text{ورودی/خروجی}}$$

↓
 $T_3 D_V$

بحث کدهای تعریف نشده :

	No operation
0	7000
1	7C00
2	7801

Nop

کدهای مقابل در حافظه وجود دارند و کامپیوتر را روشن

میکنیم. سوال : چه وضعیتی پیش می آید؟

دستور اول fetch می شود و کلاک T_0 , T_1 , T_2 می گذرند. در T_3 کاری انجام

نمی شود و تا T_4 هیچ کاری انجام نمی شود. بعد وارد T_5 می شود و دستور بعدی را

fetch می کند و ... چنین دستوری Nop نام دارد و فقط PC تغییر می کند.

کاربرد : فرض کنیم چند خط دستور داریم و می خواهیم یکی از دستورهای را حذف کنیم.

برای اینکه شماره خطها عوض نشود به جای دستور حذف شده

⋮
LDA X
ADD Y
NOP
STA U
⋮

از Nop استفاده می کنیم.

سوال : آیا می توان به جای Nop، 0000 گذاشت؟ خیر چون این کد، کد دستور

AND است و در آن کاری انجام خواهد شد.

دستور VA00 باعث می شود $Cl(AC)$ و $Cl(E)$ فعال شوند.

دستور ۷۷۰۰ چون باعث می شود هم $Cl(AC)$ فعال شود و هم $AC \leftarrow AC$. در نتیجه برای ما معلوم نخواهد بود که چه می شود و این دستور به درد نمی خورد.

دستور ۷۸۰۱ باعث می شود که $Cl(AC)$ فعال شود و سپس دستور توقف اجرا شود. برای اینکه در چنین دستورهایی که دو کار انجام می شود فقط یکی انجام شود مثلاً فقط $Cl(AC)$ انجام شود در فرمان آن که $T_3 D_7 I' IR_{11}$ است جمله های زیر اضافه می شود $(IR_0 \dots IR_{10}) T_3 D_7 I'$. اگر برای تمام دستورهای چنین کاری انجام دهیم تمام کدهای تعریف شده Nop خواهند بود.

تسویه مدای طرح کنید که در چنین کامپیوتری اگر سیگنال (دستور) غیر معتبر $Fetch$ شد، یک سیگنال مبنی بر غیر معتبر بودن دستور تولید شود.

توقف: وقتی دستور HLT در T_0 تا T_2 ، $Fetch$ می شود در سیکل اجرای آن $PC \leftarrow PC - 1$


را قراری دهیم که باعث توقف خواهد شد. این امر مستلزم داشتن dec برای PC است.

روش دیگر این است که زمان همیشه در T_3 باقی بماند. برای این منظور در سیکل اجرا $SC \leftarrow 3$

را قراری دهیم. این امر مستلزم آن است که SC ، یک ورودی دارای کد ۳ و یک $load$

داشته باشد که این load بر cl و inc آن برتری داشته باشد.

روش سوم این است که تمام زمانها را صفر کنیم و به این مفهوم که در ادامه هیچ زمانی نداریم.
برای این منظور از Enable دکودر استفاده می کنیم.



در سیکل اجرای HLT خواهیم داشت: $S \leftarrow 0$

سوال: برای اینکه بعد از توقف دوباره کارها انجام شود و از HLT خارج شویم دستور

STR را تعریف می کنیم: $S \leftarrow 1$ یا $SC \leftarrow 0$ IR_0, IR_1, ID_0 یا STR یا Foo

آیا این دستور ما از HLT خارج می کند؟ خیر. فرم دستور درست است اما چون بعد

از توقف زمان صفر است این دستور Fetch و اجرا نمی شود. لذا هرگونه خارج شدن


از HLT نیز افزاری نمی تواند باشد و باید از طریق سخت افزار انجام شود.

سیگنال Reset که به این منظور ارسال می شود و PC و SC را صفر می کند و S هم 1 می شود.

تکلیف ۳: فصل ۵: ۱۲، ۱۳، ۱۴، ۱۵، ۱۶، ۱۷، ۱۸، ۱۹، ۲۳

بحث ورودی و خروجی:

دستورات I/O	کد	اثر دستور
INP	F800	$AC(0-V) \leftarrow INPR, IF \leftarrow$
OUT	F400	$OutR \leftarrow AC(0-V), OF \leftarrow$
SKI	F200	if IF then $PC \leftarrow PC+1$
SKO	F100	if OF then $PC \leftarrow PC+1$
ION	F080	$IEN \leftarrow 1$
IOF	F040	$IEN \leftarrow 0$

INP

$$Tr ID_v IR_{11} : AC(0-V) \leftarrow INPR, IF \leftarrow, SC \leftarrow$$
Out

$$Tr ID_v IR_6 : OutR(0-V) \leftarrow AC(0-V), OF \leftarrow, SC \leftarrow$$
SKI

$$Tr ID_v IR_9 : \text{if IF then } PC \leftarrow PC+1, SC \leftarrow$$
SKO

$$Tr IL_v IR_8 : \text{if OF then } PC \leftarrow PC+1, SC \leftarrow$$
ION

$$Tr IL_v IR_v : IEN \leftarrow 1, SC \leftarrow$$
IOF


$$Tr ID_v IR_4 : IEN \leftarrow 0, SC \leftarrow$$

$$F \quad IR_{11} \dots IR_4 \mid IR_2 \dots IR.$$

اگر $IR_1 \dots IR_n$ برای صفر باشند نامعتبر است.

$\text{Nop تعداد کل} = 2^4$

پیداوش پردازش		برداشت از حافظه	انتقال به حافظه	نوشتن خروجی	خواندن ورودی	کنندگی مسئله	مشکلات روشن‌ها
AND ADD ...	AND ADD ...	LDA ^{cpu2}	STA	out ^{cpu}	INP	SKO ^{cpu} SKI به کتک مدار واسط	programmed I/O INT driven I/O DMA I/O processor
مدار واسط	مدار واسط	مدار واسط	مدار واسط	مدار واسط	مدار واسط	مدار واسط	ادامه مشکلات
کدام استفاده شده و طول کد و طرز ارسال							
مدار واسط انجام می دهد							
مدار واسط							



بعد از خواندن ورودی، دستور به بافر ورودی در حافظه انتقال یافته و در آن ذخیره

می‌شود. بعد روی آن‌ها پردازش انجام می‌شود که شامل تبدیل به Binary و ... است.


در مورد دستورات خروجی مراحل عکس بالا طی می‌شود (در این مورد بافر خروجی داریم).

تبدیل کد سری به موازی در مورد ورودی‌های غیر ASCII است که کد آنها باید به

ASCII تبدیل شود.

تبدیل کد سری به موازی	پردازش بعدی پردازش پیش پردازش	بافر خروجی برداشت انحافظه	بافر ورودی انتقال حافظه	خواندن نوشتن	چک آماده بودن خروجی	
CPU مدار واسط	CPU ... , AND , ADD	CPU LDA	CPU STA	CPU , مدار واسط OUT INP	CPU و مدار واسط SKO SKI	Prog I/O
//	//	//	//	//	مدار واسط	INT I/O
مدار واسط	//	مدار واسط	مدار واسط	مدار واسط	مدار واسط	DMA
*	مدار واسط	//	//	//	//	I/O process


از بالا به پایین بار کاری CPU کم شده و سخت افزار افزایش می‌یابد.



فرستنده اطلاعات را می‌فرستد و IF را یک می‌کند IF=1



گیرنده اطلاعات را برمی‌دارد و IF را صفر می‌کند IF=0

فرستنده اگر $IF = 0$ باسدمی فرستد و گیرنده اگر $IF = 1$ باسدبری دارد.



سیکل خواندن در بالا نشان داده شده است. مشاهده می کنیم که بیشترین تأخیر در CPU

هنگام تست آماده بودن است و در این مدت وقت CPU تلف می شود.



$LDA^{OB} = \text{load } AC \text{ from output Buffer}$

$STA IB = \text{store } AC \text{ in input Buffer}$


روش بالا programmed بود. در روش I/O INT حلقه های انتظار حذف

می‌شود و در مدت انتظار CPU کار مفید انجام می‌دهد. لذا چک آماده بودن را

مدار واسط انجام می‌دهد و به CPU اعلام می‌کند.

مسئله: می‌خواهیم حین پردازش ورودی را نیز بخوانیم:

هم خواندن و هم پردازش




اگر زمان بین ورودی‌ها ثابت باشد مسئله بالا باروش I/O prog. مکلفات است و

اگر این زمان‌ها نابرابر باشند غیر ممکن است.

در روش $INT I/O$ (وقفه) حین پردازش اگر ورودی باشد توسط مدار واسط


اعلام می‌شود و در این لحظه پردازش متوقف می‌شود و ورودی خوانده می‌شود.



در روش DMA مدار واسط ورودی مستقیماً به حافظه دسترسی دارد و وفق ورودی

آماده شد مستقیماً آن را به حافظه انتقال می‌دهد. بنابراین کاری که انجام نمی‌شود پردازش


اطلاعات ورودی است. با توجه به اینکه ورودی و خروجی به حافظه توسط یک BUS انجام می‌شود لذا در این روش همزمان مدار واسطه خروجی و مدار واسطه ورودی نمی‌توانند به حافظه اطلاعات دهند لذا سیگنال‌هایی باید بین این مدارها و حافظه رد و بدل شود.



در این روش فقط یک پریود کلاک نیاز است تا CPU، BUS را خالی کند. مدار واسطه ورودی BUS Req را می‌فرستد و پس از دریافت BUS ACK، اطلاعات را در حافظه قرار می‌دهد.

در روش I/O processor تمام مراحل مانند روش DMA است ولی در مدارهای واسطه خروجی و ورودی پردازش نیز وجود دارد. به عنوان مثال یکی از پردازش‌هایی که در این مدارها انجام می‌شود تبدیل ASCII به Binary است.

174




و یا ادامه کارها مشخص می‌شود. برای روشن شدن این اولویت از یک بیت IEN

شدن این بیت با دستور ION است. صفر شدن آن به سه شکل است: یکی مقدار

(در سبک وقف)





وضعیت برنامه در رفت و برگشت ها (برای وقفه) باید حفظ شود.


اطلاعات وضعیت برنامه شامل موارد زیر است که باید حفظ شوند:

۱- PC که ترتیب اجرا را نشان می دهد - AC^{-2} و E که پردازش ها در آنها انجام گرفته و مقدار

دارند. ۳- حافظه: که برنامه نویس با تخصیص مناسب فضای آن می تواند این مشکل را



حل کند.

در نتیجه PC , AC , E باید در سرویس وقفه ضبط شوند:



سوال: آیا حفظ مقادیر S, SC, DR, AR, IR مهم نیست؟

حفظ اینها بستگی به زمان پاسخ به وقفه دارد:



دستور BSA برای ضبط PC موجود است اما قابل استفاده نیست. هیچ راه نرم افزاری

برای ضبط PC وجود ندارد و باید سخت افزاری آن را ضبط کرد.

سوال امتحانی: دستوری برای ضبط PC طرح کنید:

BSA : $M[EA] \leftarrow PC$, $PC \leftarrow \boxed{EA} + 1$

$\left\{ \begin{array}{l} \text{store} \\ \text{STPC} \end{array} \right. \quad Foo1 \quad ID_V T_3 IR_0 : TR \leftarrow PC, SC \leftarrow 0$

$\left\{ \begin{array}{l} \text{RPC} \\ \text{Restore} \end{array} \right. \quad Foo2 \quad ID_V T_3 IR_1 : PC \leftarrow TR, SC \leftarrow 0$

می‌توانیم دستورات بالا را طرح کنیم اما هیچ کدام مفید نخواهد بود چون:

در طرح صفحه قبل برای اینکه از 101 به خط 199 برویم اگر خواهیم $PC = 102$ را حفظ

کنیم $PC = 199$ نوشته و به خط 199 نمی‌رویم و اگر $PC = 199$ آمده و وارد سیکل وقفه


می‌شویم که $PC = 102$ را از دست می‌دهیم.

لذا دریافت حداقل دو کار باید انجام شود: ۱- ضبط PC که در اینجا 102 است.

۲- مقداردهی به PC که در اینجا 199 است. این دو کار فقط سخت افزاری انجام

می‌شود. $\left. \begin{array}{l} \text{ضبط PC} \\ \text{مقداردهی به PC} \end{array} \right\} \text{سیکل وقفه}$

برای رفتن به 199 وقفه 199 باید سیکل وقفه انجام شود.



از انتخاب سوم استفاده می‌کنیم. به خاطر اینکه با CALL یک نواختی باشد و دستور جدیدی

اضافه نکنیم. (برای ضبط در پشت و یا رجیستر دستور داریم ولی برای بازیابی آن باید دستور

آدرس برگشت ۱۹۹

۲۰۰

۲۰۱

۲۰۲

⋮

ضبط
E, AC

تعریف کنیم.

انتخاب سوم:

BUN 199 I : PC ← M[199]

بازیابی PC

مقداردهی به PC
✓ PC ← Const
PC ← M[Const]
PC ← BUS

مورد اول را انتخاب می‌کنیم. (موارد بعدی هم می‌توانند انتخاب شوند)

Const = ۱ را اقرار می‌کنیم

سیکل وقفه { M[0] ← PC
PC ← ۱ } (سیکل بیست و هشتم)

سیکل وقفه

T_۸ : AR ← ۰

T_۹ : M[AR] ← PC, AR ← AR + ۱

T_{۱۰} : PC ← AR


یا

سیکل وقفه

AR ← ۰

M[AR] ← PC, PC ← ۰

PC ← PC + ۱



لذا در سیکل دستور بعد از T_5 یا T_6 داریم یا T_8 . در قبل در آخرین کلاک دستور

داشتیم: $T_F : SC \leftarrow 0$
 T_F Final

کفون آن را اینگونه تغییر می دهیم:

$T_F : \text{if } [IEN \wedge (IFVOF)] \text{ then } SC \leftarrow 1 \text{ else } SC \leftarrow 0$
 باید قابلیت load برای مدار SC اضافه شود.

سگیتال وقفه \leftarrow سیکل وقفه \leftarrow روتین وقفه.

در مراحل بالا باید کارهای زیر انجام بگیرد:

۱- ضبط وضعیت ۲- تشخیص عامل وقفه ۳- اولویت بین عوامل

۴- رفتن به روتین سرویس عاملی که اولویت دارد. ۵- بازیابی وضعیت.

مولید او ۲ و ۳ را نرم افزاری انجام دادیم می توانند سخت افزاری انجام شوند. ۴ را سخت

افزاری انجام دادیم می توانند نرم افزاری انجام گیرد.

تکمیل بحث روتین وقفه:

روش ارائه شده روش pulling است.

۱۰۳

آدرس برگشت	
۵	
۱	STA TA
۲	Cir
۳	STA TE
۴	SKI
۵	BUN ۱۰
۶	INP
۷	STA IB
۸	SKO
۹	BUN ۱۲
۱۰	LDA OB
۱۱	Out
۱۲	LDA TE
۱۳	Cil
۱۴	LDA TA
۱۵	ION
۱۶	BUN ۰I

این روش مشکل دارد. بعد از STA چون سیگنال وقفه وجود دارد باز هم وقفه رخ می دهد و همین طور تا بینهایت بعد از STA وقفه بعد از آن STA و ... انجام می شود. لذا باید به طریقی در روشن وقفه عامل وقفه قطع شود. برای قطع عامل وقفه باید IOF استفاده کرد یا به صورت سخت افزاری IEN یا OFVIF را صفر کرد. $IEN=0$ را انتخاب می کنیم، چون این کار باید انجام شود، لذا آن را سخت افزاری تعریف می کنیم و در سیکل وقفه قرار می دهیم. اگر از $IEN=0$ استفاده نکنیم باید از IOF استفاده

کنیم. ION در آخر روتین وقفه برای فعال کردن دوباره عامل وقفه قرار می گیرد.

سیکل وقفه جدید

T₈ :

T₉ :

T₁₀ : $IEN \leftarrow 0$

حال باید تصمیم کنیم بعد از ION (خط ۱۵) وقفه اتفاق نمی افتد.

T₃ : $IEN \leftarrow 1$, if $IEN(IFVUF)$ then $SC \leftarrow 1$ else $SC \leftarrow 0$
 بعد از کلاک یک می شود مقدار قبلی که صفر است


بعد از BUN خط ۱۶ اگر وقفه اتفاق افتد اشکالی ندارد.

T₈ : $AR \leftarrow 0$ یادآوری:

T₉ : $M[AR] \leftarrow PC$, $AR \leftarrow AR + 1$

T₁₀ : $PC \leftarrow AR$, $IEN \leftarrow 0$, $SC \leftarrow 0$

T_F : if $IEN(IFVUF)$ then $SC \leftarrow 1$ else $SC \leftarrow 0$



بعد از ION در خط ۱۰۰، وقفه بعد از اتمامی تواند اتفاق افتد. چون در قبل از آن


مقدار قبلی IF ^{و مناسب است} ION به هین ترسب اگر در خط ۲۰۰، IOF باشد آخرین جا

برای سیکل وقفه بعد از ۲۰۰ خواهد بود که نامناسب است.

در فاصله $LDATE$ تا $BVN + I$ ، IF ، OF می تواند یک باشند که دو حالت دارد:

یکی برای دستگاه های ورودی و خروجی سریع - دیگری برای دستگاه های کند به طوری

که فاصله دو ورودی و دو خروجی از هم زیاد است اما زمان بین یک ورودی و



در مورد آخرین جا برای سیکل وقفه، آخرین جا بعد از IOF است که مانعی نخواهیم بعد از

آن وقفه اتفاق افتد. لذا این دستور را استثناء می کنیم و سیکل وقفه به صورت

T_8 : زیر خواهد بود:

T_9 :

T_{10} :

T_3 : if $ION(IF \vee OF)$ then $(sc \leftarrow 1)$ else $(sc \leftarrow 0)$
 $ION \leftarrow 0$

$IOF T_3$: $ION \leftarrow 0$, $sc \leftarrow 0$

سیکل وقفہ

Fetch مسک

$$R T_0: AR \leftarrow \cdot$$

$R' T \vdash AR \leftarrow PC$

$$RT_1: M[AR] \leftarrow PC, AR \leftarrow AR + 1$$
$$R'.T_1: IR \leftarrow M[AR], PC \leftarrow PC + 1$$

$RT_0 : R \leftarrow AR, IEN \leftarrow \bullet, SC \leftarrow \bullet$

$$R'_{Ty}: AR \leftarrow IR(0..11), I \leftarrow IR_{10}$$

برای تشخیص دو سیکل بالا یک فلیپ فلاپ K را تعریف می‌کنیم.

LEN(IFV OF) : $R \leftarrow 1$

$$(IOF)'(T_4 + T_D + T_E + T_W) IEN(IVOF) : R \leftarrow 1$$
$$T_r' \cdot T_l' \cdot T_o' \cdot IEN \cdot (IFVOF) : R \leftarrow 1$$

در خم بالا اگر وقفه بعین T_3 تا T_4 اتفاق بیفتد در T_0 بعدی رویت می شود.

مقدار T_2 را نیز به زمانهای بالا (در داخل پرانتز) اضافه کنیم در زمان R_{Tr} ، R_{∞} ،

← R با هم اتفاق می افتد. برای رفع این اشکال می توان ← IEN را در RT_1 ،

تقرارداد .

INP	
STA	IB
ION	
BUN	• I
LDA	OB
OUT	
ION	
BUN	A I

تعرین : کامپیوتر فضلہ را حوری تغییر تا روئین و روی

روتن های ورودی و خروجی به شکل مقابل باشد:

روش خروجی

آنچه که از فصل ۵ باقی مانده است مدارهای ترکیبی واحد کنترل و ALU است:

$$X_0: AR \leftarrow IR$$

$$X_1: M[AR] \leftarrow AC$$

$$X_2: PC \leftarrow AR$$

$$X_3: IR \leftarrow M[AR]$$

(اگر تمام دستورات معتبر باشند در یک لحظه نقطه یک)

سطر RTL یک شده و انجام می شود).

$$S_1 = X_0 + X_1 + 0 + X_3$$

$$S_1 = 0 + 0 + X_2 + X_3$$

$$S_0 = X_0 + 0 + 0 + X_3$$

$$R = X_3 + X_2$$

$$W = X_1 + \dots$$

$$INC(PC) = R'_T 0 + \underbrace{I'D_V T_3}_{E=0} IR_1 E' + \underbrace{(I'D_V T_3)}_{<0} IR_2 AC_\Lambda + \underbrace{}_{=0} IR_3 Z$$


$$+ \underbrace{}_{>0} IR_3 Z' AC_{\Lambda}.$$

برای فلیپ فلاپ R:

$$R'(IOF)'(\dots + T_E + T_3) IEN(IFVOF): R \leftarrow 1$$

$$\text{حالت اولیه}: R \leftarrow 0$$

$$RT_2: R \leftarrow 0$$



$$X_0: AC \leftarrow 0$$

$$X_1: AC \leftarrow AC + 1$$

$$X_2: AC \leftarrow DR$$

$$X_3: AC \leftarrow AC \wedge DR$$

$$X_E: AC \leftarrow AC + DR \quad : AC \text{ در مورد}$$

$$X_D: E, AC \leftarrow C \vee E, AC$$

$$X_4: E, AC \leftarrow C \wedge E, AC$$

$$X_V: AC(0-v) \leftarrow INPR$$


$$X_\Lambda: AC \leftarrow \bar{AC}$$

$$L(AC) = X_3 + X_2 + X_5 + X_9 + X_7 + X_8$$

$$cl(AC) = X_0$$

$$INC(AC) = X_1$$

نمایش یک بیت از AC (بیت نام)



فصل ۶ : نرم افزار سیستم

نرم افزارهای سیستم شامل :

ادیتور - مترجم - لینکر - لودر - دیباگر - توابع کتابخانه ای - سیستم عامل

سیستم عامل وظیفه مدیریت و کنترل نرم افزارهای منابع سیستم را به عهده دارد که

منابع سیستم شامل : ورودی/خروجی ، زمان CPU ، حافظه اصلی ، حافظه کمکی و برنامه است.

سطرهای زبان اسمبلی حادی ← دستورالعمل‌های ماشین
یا
شبه دستورها

کد	سمبل
7A00	CLA
⋮	⋮
7001	HLT
⋮	⋮

زبان ماشین: باینری، اکتال، هگزال
زبان اسمبلی: CLA

به جای آدرس هائیز از سمبل استفاده می‌کنیم: ADD 100 → ADD X

به جای مد (Mode) هم از سمبل استفاده می‌کنیم:
lop
BUN lop I → برای مد

در این زبان یک سطر می‌تواند Lab داشته باشد یا نه (اختیاری).
سمبل آدرس سطر

ساختار یک سطر اسمبلی:

[Lab,] (سمبل کاراکتری)
اختیاری نوع عمل

INP

/ Comment

توضیح راجع به سطر
که فقط برای برنامه نویسی
معتبر است.

CLA

ADD (آدرس سمبل)

ISZ (Lab) I

blank خالی

LI, ADD X I / Comment

LY, AND Y

ISZ CNT

X, BUN LI

LP, CLA

CMA / Comment

مثال

Hex	Hex	ترجمه مثال قبل بر حسب Hex :
L1 = 100	9 103	
L2 = 101	0 105	
	4 104	
X = 103	4 100	
L3 = 104	7 100	
Y = 105	7 100	

origin
ORG
END
HEX
DEC

شبه دستورها

ORG 100h
LDA X
ADD Y
STA Z
:

فرض کنیم برنامه مقابل را داریم :

حالی می شود که این برنامه ترجمه شده و از خط 100 به بعد

قرار بگیرد. در این صورت از ORG 100h استفاده می کنیم.

~~ORG~~ ORG (a,b) نمی گیرد.

ORG

اگر نیاز به حافظه داشته باشد.

آدرس سطر بعدی در حافظه
اگر نیاز به حافظه داشته باشد.

END

شبه دستور برای نشان دادن انتهای لیست برنامه به کار می رود.

ORG 100h
LDA X
ADD Y
STA Z
END

~~(a,b)~~ نمی گیرد

END

~~اگر نیاز به حافظه داشته باشد.~~

با HEX و DEC یک خانه رزرو شده و در آن ثابتی قرار می گیرد.

~~[hex]~~ HEX ثابت هگزا

~~[dec]~~ DEC ثابت دسیمال

در مثالی که ارائه و ترجمه شد، اگر قبل از آن `ORG ۲۰۰H` قرار دهیم ترجمه [hex] ها

عوض می شود و مثلاً $L1 = ۲۰۰$ ، $L2 = ۲۰۱$ و ... می شوند.

Hex	Hex
$L1 = ۱۰۰$	۹۱۰۳

ORG ۱۰۰H

$L1$, ADD $b \times b$ I / Comment

۴ بیت

O	R
G	B
I	0
0	H
CR	LF
L	I
,	A
D	D
b	X
b	I
/	C


نحوه قرارگیری
در حافظه

مربوط به عوض
شدن سطر

X, Hex A123

X, Hex -A123

۱۰۱۰	۰۰۰۱	۰۰۱۰	۰۰۱۱
۰۱۰۱	۱۱۱۰	۱۱۰۱	۱۱۰۱



حسابی :

X, Hex -۱۲۳A

Y, DEC -۱۲۵

Z, Hex ۰

می‌خواهیم برنامه‌ای بنویسیم که حاصل

X-Y را در خانه Z قرار دهد:

	آدرس Hex	حافظه HEX
ORG ۱۰۰H	۱۰۰	۲ ۱۰۷
LDA Y / AC=Y	۱۰۱	۷ ۴۰۰
CMA	۱۰۲	۷ ۰۸۰
INC / AC=-Y	۱۰۳	۱ ۱۰۲
ADD X / AC=X-Y	۱۰۴	۳ ۱۰۸
STA Z	۱۰۵	۷ ۰۰۱
HLT	۱۰۶	E D C ۶
X, Hex -۱۲۳A	۱۰۷	F F ۸ ۳
Y, DEC -۱۲۵	۱۰۸	۰ ۰ ۰ ۰
Z, Hex ۰		
END		


۱۲۳A ۰۰۰۱ ۰۰۱۰ ۰۰۱۱ ۱۰۱۰
 -۱۲۳A ۱۱۱۰ ۱۱۰۱ ۱۱۰۰ ۰۱۱۰
 ۱۲۵

برای راحتی کار به جای مکمل ۲ ها از مکمل ۱۶ ها استفاده می‌کنیم. برای تبدیل عدد

Hex به مکمل ۱۶، صفرهای راست را حگه داشتند اولین رقم غیر صفر را از ۱۶ بقیه را

- ۱۲۳۸ → EDC۶

از ۱۵ اکت می کنیم.



XL, Hex ۴۳۲۱

XH, Hex V۴۵

ORG ۲۰۰H

جمع با دقت مضاعف:

LDA XL

ADD YL

STA ZL

CLA

CIL

ADD XH

ADD YH

STA ZH

HLT

LDA XH
 (ADC) YH
 STA ZH

ADD with carry

$$X \vee Y = \overline{X \wedge Y}$$

ORG ۲۰۰H

LDA X

CMA

STA Z / Z = \overline{X}

LDA Y

CMA

AND Z / AC = $\overline{X \wedge Y}$

CMA

STA Z

HLT

X, Hex ...

Y, Hex ...

Z, Hex ...

END

شیفت منطقی

LDA X

CLE

CIR & CIL

STA X

شیفت حلقوی

LDA X

CIR & CIL

LDA X

CIR & CIL

STA X

شیفت راست‌شماره

LDA X

CIL

LDA X

CIR

STA X

ضرب: $P = X * Y$

X 12

Y 15

X, Hex 12

Y, Dec 15

چون $14 \times 14 = 32$ bit لذا اعداد را 16 bit

۸ بیتی می گیریم

X می تواند مثبت یا منفی باشد ولی Y باید حتماً

CIL
STA X

SIZE Y

BUN one

BUN zero

one, LDA P

ADD X

STA P

CLE

ZER, LDA X

CIL

STA X

ISZ CNT

BUN lop,

X, Hex 12

Y, Dec 15

CNT, Dec -1

P, Hex 0

END

مثبت باشد. حال اگر لا منفی بود نخست آن را

تست کنیم و در صورت منفی بودن X و Y، هر دو را

جمع یا دقت مضاعف

منفی می کنیم و سپس ضرب می کنیم.

برای ضرب دو عدد ۷ بیتی دهیم باید

تغییرات مقابل را انجام دهیم:

سبقت یا دقت مضاعف

CLE

LDA XL

CIL

STA XL

LDA XH

CIL

STA XH

باید تست کنیم که

اگر X_L منفی بود X_H را با FFFF پر کنیم.

تکالیف فصل ۴: ۴، ۸، ۱۱، ۱۲، ۱۹، ۲۲، ۲۸ + مسئله کنترل عامل وقفه.

نیاز به بردارها:

ORG ۱۰۰ H

بردار A را به شکل مقابل تعریف می‌کنیم که آدرس A[۰] Hex ۱

Hex ۲ A[۱]

⋮

اولین عنصرها است که با اسمبل A نشان داده A[۸] Hex ۹

Hex A A[۹]

می‌شود. بردار مجموعه عناصر متوالی در حافظه است، که فقط عنصر اول اسم

دارد. در مورد بردار دو نایب مطرح می‌شود: یکی آدرس شروع بردار دیگری طول بردار.

AA, Hex ۱۰۰ آدرس بردار A

LA, Dec ۱۰ طول بردار A

می‌خواهیم حلقه‌ای تشکیل دهیم که در هر تکرار یک عنصر از بردار را استفاده کنیم:

به این منظور از خانه‌ای از حافظه به نام Pt (Pointer) استفاده می‌کنیم. از خود AA

Cnt, Hex .

Pt, Hex .

LDA AA

STA pt

LDA LA

CMA

INC

STA cnt

lop, ADD pt I

ISZ pt / INC pt

ISZ cnt

BUN lop

STA SUM

HLT

استفاده نمی‌کنیم چون نباید تغییر کند.



بجای

STA SUM
LDA pt
INC
STA pt
LDA SUM

حال می‌خواهیم بدون استفاده از مد غیر مستقیم 1100
 lop, ADD A
 ISZ lop
 ISZ CNT
 BUN lop
 این کار را انجام دهیم.
 H 001

استفاده از مد غیر مستقیم بهتر است. چون در مد مستقیم محتوی دستور در طول اجرا عوض می‌شود و این نامطلوب است. چون دنبال کردن یک برنامه برای یافتن خطای آن بسیار مشکل خواهد بود. لذا سیستم‌های محافظتی در پروسسور تعبیه

می‌شود تا هنگام ~~اجرای~~ ^{اجرای} ~~دیتا~~ ^{دیتا} یا پردازش دستور العمل ^{نامطلوب} ~~دیتا~~ ^{نامطلوب} سیگنال پیام



ORG 50H

مبادله اطلاعات:

55 BSA CMY 5 100

نحوه رفت و برگشت:

ORG 100h

CMY, Hex 0 → محل ضبط آدرس
برگشت که 56 است.

BUN CM2 I

ORG 50H

متغیر سراسری:
global variable

{ LDA A
STA X

محل مبادله اطلاعات یک متغیر سراسری

55 BSA CMY

{ LDA CX
STA CA

باید باشد که بتوان از هر زیر برنامه به آن

BSA CMY

دسترسی داشت به این ترتیب که از متغیر محلی

A, Hex 0

مقدار به متغیر سراسری انتقال می دهیم و به مشکل مواجه می شویم

ORG 100H

CMY, Hex 0

زیر برنامه مراجعه کرده و توسط زیر برنامه متغیر

{ LDA X
CMA
INC
STA CX

سری تغییر کرده و سپس جواب را از این متغیر

به متغیر محلی انتقال می دهیم.

BUN CMY I

استفاده از چنین متغیر سراسری مطلوب نمی باشد چون

دنبال کرده برنامه باز هم مشکل خواهد بود.

این روش در پاسکال به شکل مقابل است:

$X := A$; $(CMY$; $CA := CX$;
procedure

$X := B$; CMY ; $CB := CX$;

Hex

روش رجیستری :

حالا می خواهیم از روش رجیستری استفاده کنیم و مبادله اطلاعات داشته باشیم

در این حالت فرم پاسکال آن به شکل زیر است:

$CA := CMY(A)$;

$CB := CMY(B)$;

LDA A

BSA CMY

STA CA

...

LDA B

BSA CMY

STA CB

...

ORG 100

CMY, Hex 0

CMA

INC

BUN CMY I

این روش، روش خوبی است. فقط مشکلی که وجود

دارد این است که تعداد رجیسترها محدود است.

اگر پارامترها بیش از تعداد رجیسترها باشد باید از

روش آدرس بلوک پارامترها استفاده کنیم.

آدرس بلوک پارامترها :

1. BSA OR

11 [A, Hex 1234]

12 [B, Hex 56AB]

13 [CAB, Hex 0]

14 دستور

...

2. BSA OR

21 [C, Hex ...]

22 [D, Hex ...]

23 [E, Hex ...]

24 دستور

بلوک

پارامترها

...

دستور

...

بلوک

پارامترها

...

دستور

...

روش مقابل آدرس بلوک پارامترها از طریق BSA است.

ORG 100h
 OR, Hex 0

LDA OR I / CBA
 CMA
 STA T
 ISZ OR
 LDA OR I / DIB
 CMA
 AND T
 ISZ OR
 STA OR I
 ISZ OR
 BUN OR I+I
 T, Hex 0

اگر OR ISZ در آخر برنامه قرار ندهیم
 با BUN به خط ۱۳ یا ۲۳ می‌رود و ما می‌خواهیم
 به ۱۴ یا ۲۴ برویم تا بتوانیم دستور بعدی را
 Fetch و اجرا کنیم.
 مشکل این روش این است که اگر بلوک پارامترها
 طولانی یا بدتر باشد باید مرتب از ISZ استفاده کنیم

تا به آخر برسیم و برنامه طولانی می‌شود، لذا از مناسب‌ترین روش که بلوک پارامترها

LDA ABI / AC=100
 BSA OR
 LDA ABY / AC=103
 BSA OR
 ORG 200h
 OR, Hex 0
 STA PT
 LDA PT I
 CMA
 STA T
 ISZ PT
 LDA PT I
 CMA
 AND T
 CMA
 ISZ PT
 STA PT I

BSA OR
 BUN OR I
 PT, Hex 0 / 100 to 103

ORG 100
 A, Hex ---
 B, Hex ---
 OAB,
 C,
 D,
 OCD,
 ABI, Hex 100
 ABY, Hex 103

بارچیس است استفاده می‌کنیم:
 بلوک پارامترها

در مورد کار پردازها، خود بردار را در بلوک پارامتر قرار نمی دهیم بلکه آدرس شروع آن را

فقط در بلوک پارامترها قرار می دهیم.

ORG ۴۰
 [AA, Hex ۵۰
 LA, Dec ۱۰
 [AB, Hex ۹۰
 LB, Dec ۲۰
 ORG ۵۰
 A, Hex ۱
 :
 ORG ۹۰
 B, Hex ۲
 :

BI, Hex ۴۰
 BY, Hex ۴۲

که راجع

LDA BI
 BSA SUM
 STA SA
 :
 LDA BY
 BSA SUM
 STA SB
 :

مثال: جمع عناصر یک بردار: ۸
 ORG ۲۰۰
 SUM, Hex ۰ /AC=۴۰۶۴۲
 STA pt
 LDA pt I /AC=۵۰۶۹۰
 STA AR
 ISZ pt
 LDA pt I /AC=۱۰۶۲۰۰
 CMA
 INC /AC=-۱۰۶۲۰
 STA CNT
 CLA
 Lop, ADD AR I
 ISZ AR
 ISZ CNT
 BUN Lop
 BUN SUM I

pt, Hex ۰ / ۴۰ ۶۴۲
 AR, Hex ۰ / ۵۰ ۶۹۰
 CNT, Hex ۰ / -۱۰ ۶۲۰

تقریب: اگر نحوه مراجعه به شکل زیر باشد مسئله را حل کنید:

BSA SUM
 Hex ۴۰
 STA SA
 :
 BSA SUM
 Hex ۴۲
 STA SB
 :

ورودی/خروجی:

LI, SKI
 BUN LI
 * { INP
 out
 LI, SKO
 BUN LI
 out

اشکالی ندارد * وجود دارد این است که ممکن است خروجی

آماده نباشد و باید چک کنیم که خروجی آماده است یا نه.

ORG

ISR, Hex.
STA TA
CIR
STA TE
SKI
BUN OT
INP
STA IB
SKO
BUN RT
OT, LDA OB
out
RT, LDA TE
CIR
LDA TA
ION
BUN ISR I

در روتین وقفه مقابل مواردی که دور آنها خط کشیده شده

زائد هستند و می توانند حذف شوند.

TE, TA باید محلی و IB, OB باید سراسری باشند.

اشکالی که این روتین وقفه دارد این است که با خروجی و خروجی

یکسان است و در نتیجه اطلاعات را بر روی هم می گذارد و لذا

اطلاعات قبلی از بین می رود و فقط اطلاعات آخر باقی می ماند.

TA, Hex.
TE, Hex.
IB, Hex.
OB, Hex.

در صورتیکه بافرها باید دارای چند خانه باشند (بردار باشند).

IB, Hex.
OB, Hex.

PIB, Hex 100
POB, Hex 200

اصلاح:

(خط ۹): STA IB → STA PIB I
ISZ PIB

(خط ۱۲): LDA OB → LDA POB I

و در خط ۱۳ بعد از out باید ISZ POB قرار بگیرد.

راه اول:

ORG 100

SHF, Hex.
CIR
CIR
CIR
CIR
AND MSK
BUN SHF I
MSK, Hex FFF0

راه دوم:

SHF, Hex.
lop, CLE
CIR
ISZ CNT
BUN lop
BUN SHF I

CNT, Dec -E

مثال: زیر برنامه ای بنویسید که محتوی AC را

تا شیفتمپ داده و در جای خود قرار دهد. منطقی

راه دوم غلط است. در اولین بار مراجعه درست انجام می‌دهد اما در مراجعه‌های بعدی مقدار

SHF, Hex •

STA T
LDA CST
STA CNT
LDA T

lop, CLE

CIL
ISZ CNT
BUN lop
BUN SHF I

CNT دیگر ۴- نسبت بلکه صفر است.

اصلاح راه دوم:

CNT, Dec •

CST, Dec - ۴

T, Hex •

ORG ۲۰۰

WY, Hex •

LI, SKI
BUN LI
INP
BSA SHF
BSA SHA
LY, SKI
BUN LY
INP
BUN INY I

ORG ۲۰۰

lop, BSA WY
STA PIB I
ISZ PIB
ISZ CNT
BUN lop

PIB, Hex ۴۰۰

CNT, Dec - ۱۰۰

مثال:

زیر برنامه بنویسید که دو کاراکتر گرفته و

آنها کنار یکدیگر قرار دهد.

None Mem. Reference

NMR جدول

سبیل	کد
CLA	۷۸۰۰
CMA	۷۴۰۰
:	:
HLT	۷۰۰۱
INP	۴۸۰۰
:	:
IOF	۴۰۴۰

Assembler (مترجم):

مترجم از یک سری ضرایب ثابت استفاده می‌کند

که جدول کرده هستند.

سبیل	کد
AND	۰۰۰۰
ADD	۱۰۰۰
:	:
ISZ	۴۰۰۰

شبه دستورها

شبه دستورها	آدرس روتین
ORG	
END	
Hex	
Dec	

جدول دیگری به نام جدول آدرس های سمبلیک وجود دارد.

	ORG ۲۰۰h	آدرس Hex	محتوا Hex
INZ,	Hex ۰	۲۰۰	۰۰۰۰
LI,	SKI	۲۰۱	F۲۰۰
	BUN LI	۲۰۲	۴۲۰۱ → ۴۰۰۰ + ۰۲۰۱
	INP	۲۰۳	F۸۰۰
	BSA SHF	۲۰۴	۵۱۰۰
	BSA SHAF	۲۰۵	۵۱۰۰
LY,	SKI	۲۰۶	F۲۰۰
	BUN LY	۲۰۷	۴۲۰۴
	INP	۲۰۸	F۸۰۰
	BUN INZ I	۲۰۹	C۲۰۰ → ۴۰۰۰ + ۰۲۰۰ + ۸۰۰۰

مرور دوم

مربوط

سبیل	مقدار
INZ	۲۰۰
LI	۲۰۱
LY	۲۰۴

در مرور اول جدول آدرس های سمبلیک بدست می آید.

در مرور دوم هر سطر ترجمه می شود.

حال دومرور را به شکل بلوک دیگر نام نشان می دهیم:



LC متغیری است که در آن شماره کلمه ای که در سطر باید ترجمه شود در آن قرار می گیرد. اگر ORG


فراده باشیم مقدار اولیه LC صفر خواهد بود. در scan a line یک سطر ابری دارد.

بعد چک می کنند که آیا label دارد یا نه. به ازای ORG و END، LC اقصاف

نمی شود. در مرور دوم بعد از ترجمه از خانه صفر حافظه قرار می گیرند (در صورتیکه ORG


نداشته باشیم)





در روش های سخت افزای با تغییر دستور ها سخت افزار تغییر می کند در حالیکه در میکرو پروگرامینگ

روش نرم افزای است و تا آخرین لحظه با تغییر دستور ها واحد کنترل تغییر نمی کند.



فرض کنیم حدود ۴۰ خروجی داریم. تعداد ترکیب های مختلف ۰ و ۱ ها برای ۴۰ خروجی

برای این کامپیوتر مطمئناً بسیار کمتر از 2^{40} خواهد بود (تعداد این حالتها برابر تعداد

سطر های RTL است) (حدود ۵ تا) به عنوان مثال: یک کلمه کنترل

واحد کنترل	Sr	۰
	Si	۱
	So	۰
	R	۰
	W	۰
	INC(Pc)	۱
	cl	۰
	L(AR)	۰
	L(IR)	۰

سطر اول $RT_0: AR \leftarrow PC, PC \leftarrow PC + 1$

$RT_1: IR \leftarrow M$


هر سطر RTL اگر مشروط نباشد یک کلمه کنترلی را تولید می کند. مشروطها دو کلمه می توانند

داشته باشند: μ_1, μ_2 then μ_3, μ_4 else μ_5, μ_6

در میان ~~سطح~~ ^{سطح}های مشروطی هم تعداد از آنها در یک حالت کاری انجام نمی دهند. از طرفی

حالت های تکراری داریم. لذا در نهایت تعداد آنها از ۵۰ هم کمتر خواهد شد.

حال یک حافظه تعریف می کنیم به شکل زیر:
 Control Memory
 CM-ROM



در قسمت اطلاعات ترتیب، ترتیب آمدن کلمات کنترول آمده است. به این شکل که در قسمت

اطلاعات ترتیب هر خانه از حافظه محل کلمه بعدی مشخص شده است.

به مجموعه اطلاعات ترتیب و کلمات کنترول ریز دستور μ -instruction می گوئیم.

به مجموعه میکروروتین ها، میکرو پروگرامینگ می گوئیم.

در این روش تعداد بیت های هر کلمه در یک خانه زیاد است ولی تعداد کلمه ها کم است. لذا

آدرس ها هم کوتاه خواهند بود و تلفات کمتری شود.

باتوجه به فصل ۵، ۲۸ تا میکروروتین خواهیم داشت.

وقتی کامپیوتر روشن می‌کنیم اولین کلمه Fetch باید در خروجی قرار گیرد یعنی مقدار

اولیه $\boxed{\begin{smallmatrix} C \\ A \\ R \end{smallmatrix}}$ - صفر است. با آمدن کلاک، $\overset{\text{اولین کلمه}}{\text{Fetch}}$ اجرا شده و با توجه اطلاعات ترتیب

مقدار بجای $\boxed{\begin{smallmatrix} C \\ A \\ R \end{smallmatrix}}$ - ای می‌شود. لذا CAR ترتیب اجرای کلمات را تعیین می‌کند.

ترتیب ریز دستورات

نقطه شروع

توالی

انشعاب غیر مشروط

انشعاب مشروط

RET, call

Map

ترتیب دستورات

نقطه شروع

توالی


انشعاب مشروط

انشعاب غیر مشروط

ReT, call

در قسمت مولد آدرس بعدی، همواره باید یک آدرس (آدرس بعدی) آماده باشد. و روی

های آن بیت‌های اطلاعات ترتیب و status ها و opcode است.



برای HLT

در مورد دستور call به عنوان مثال:

10 call ۲۰

آدرس ۲۰ را در مولد آدرس بعدی قرار داده

subroutine Register

و آدرس ۱۱ را در یک رجیستر به نام SBR ذخیره می‌کند.

حال سوال زیر مطرح می‌شود:

در مورد دستور ^{Fetch} در سومین $\mu\text{-ins}$ چه چیزی باید قرار بگیرد. در این

حالت ۲۵ انشعاب داریم که باید یکی انتخاب شود. در نتیجه مفهومی به نام Map مطرح می شود. Map یعنی تولید آدرس ریز دستور از میان چند انشعاب.


تفاوت CM-ROM با دوش ROM-Reg این است که در ROM تعداد کلمات بسیار


زیاد است و همچنین قرار گرفتن اطلاعات در آن بطور پراکنده است و نظمی ندارد و در

نتیجه نمی توان جای کلمات را عوض کرد. در حالیکه در CM-ROM می توانیم سکیل یک

دستور را به راحتی تغییر دهیم.


مثال:





طراحی کامپیوتر فصل ۵:


حافظه را ۲K x ۱۴ می گیریم.



هرچی خواهیم بخوانیم یا بنویسیم از طریق DR فقط امکان پذیر است.

تعداد MUX های استفاده شده $27 = 11 + 12$ است.

ADD	0000	$EAC \leftarrow AC + M[EA]$
STA	0001	$M[EA] \leftarrow AC$
BPA	0010	if $AC > 0$ then $PC \leftarrow EA$
:	:	:




در این روش تعداد cell های تو در تو در برنامه (در RAM) بایک SBR می تواند هر

چندتا باشد و هیچ ربطی به تعداد SBR ندارد. (چون آدرس های برگشت در حافظه RAM ذخیره می شود و ربطی به SBR ندارد)

هر وقت 12 ربه عنوان شرط انتخاب کنیم چون همواره 1 است شرط انجام می شود.

اطلاعات ترتیب S.S.SY ...

فرمت افقی: $\mu\text{-ins}$





برای شرط
تعیین نوع
انتخاب

JMP	۰ ۰	درمورد بیت های BR :
CALL	۰ ۱	
RET	۱ ۰	
Map	۱ ۱	
U	۰ ۰	درمورد CD :
Z	۰ ۱	
N	۱ ۰	
I	۱ ۱	

توالی را یک حالت خاص از انشعاب غیر مشروطی گیریم.

در فرمت افقی طول کلمه بلند، اکثریت هاستر ولی امکان عملیات موازی فراهم است.


لذا تلفات حافظه زیاد است. برای جلوگیری از تلفات روشهای مختلفی وجود دارد:




باقیمانده مباحث اطلاعات ترتیب:

- Br
 • • JMP if (CD) then $(CAR \leftarrow ADR)$ else $(CAR \leftarrow CAR + 1)$
 • 1 call if (CD) then $(SBR \leftarrow CAR + 1)$ else $(CAR \leftarrow ADR)$
 1. RET $CAR \leftarrow SBR$
 11 Map $CAR \leftarrow f(\text{op-code})$

Mapping در انتهای سیکل Fetch باید اجرا شود.




پایه سازی Map




ردیف:

Op	CM	آدرس
0000	0000101	
0001	0001010	
0010	0010100	
0011	0011100	

یک روش برای Mapping داشتن یک مدار ترکیبی مانند ROM است که جدول بالا را تولید کند.




روش دیگر این است که تابع f را به صورت زیر تعریف کنیم:



یعنی دو صفر درست راست و یک صفر درست چپ opcode قرار بگیرد. در این صورت نیازی

به مدار ترکیبی نداریم. $CAR \leftarrow 0 (op-Code) 00$



بلخبر قرار دای نحوه قرارگیری سکیل هار

حافظه کنترل به صورت مقابل است:


سکیل Fetch در اینجا در خانه 44 قرار دارد.

در این روش Mapping، برای هر دستور 4 خانه وجود دارد و 44 خانه خالی در انتهای

حافظه کنترل قرار دارد. اگر دستوری از 4 خانه بیشتر نیاز داشت در انتهای حافظه کنترل

قرار می گیرد و با μJMP می توان به آن رجوع کرد.

ادامه بحث کلمه کنترل:



اگر همه سکیل هار اینو بدسیم $\mu-op$ هار ارجو اکینم نهایتاً $\mu-op$ 21 خواهیم داشت که آنها

با شماره گذاری می کنیم:

$$\begin{array}{ll} \mu_0 & DR \leftarrow M \\ \mu_1 & AR \leftarrow DR \\ \vdots & \\ \mu_{20} & PC \leftarrow PC + 1 \end{array}$$

در فرمت عمودی تراز این روش استفاده شده است. مشکلات این فرمت این است که سطوح تأخیر بیشتر شده و عملیات موازی نداریم. یعنی همزمان دو $\mu\text{-op}$ نمی‌توانند فعال شوند، و برای انجام همزمان دو $\mu\text{-op}$ باید دو کلاک استفاده کنیم. برای اینکه بتوانیم عملیات موازی داشته باشیم $\mu\text{-op}$ ۲۱ را به ۳ گروه ۷ تایی تقسیم می‌کنیم و ۳ گروه را دکود می‌کنیم. در این صورت کلمه کنترل 3×3 خواهد شد. در روش قبل کلمه کنترل ۵ بیتی بود که پس از دکود شدن $\mu\text{-op}$ ۲۱ را به ما می‌داد. ۹ بیت کلمه کنترل حد وسط است و امکان عملیات موازی را برای ما فراهم می‌کند.

سوال: اگر $\mu\text{-op}$ ۲۴ داشتیم نمی‌توانستیم از فرمت ۹ بیتی استفاده کنیم. چرا؟

چون در حالت $\mu\text{-op}$ ۲۱ اگر می‌خواستیم هیچ $\mu\text{-op}$ (در هر گروه) اجرا نشود که را انتخاب

می‌کردیم که از ترینال صفر dec هم استفاده نکرده بودیم. حال اگر $\mu\text{-op}$ ۲۴ را به ۳

گروه ۸ تایی تقسیم کرده و دکود کنیم در هر حال یکی از خروجی‌های dec مقدار یک دارد و

حالتی وجود نخواهد داشت که هیچ $\mu\text{-op}$ اجرا نشود.

نکته: $\mu\text{-op}$ های هر گروه باید به نحوی انتخاب شوند که در هیچ دستوری همزمان اجرا

نشده باشند (یعنی دو $\mu\text{-op}$ از یک گروه انتخاب نشوند)

جدول F1			جدول F2		
کد	سمبل	عمل	کد	سمبل	عمل
۰۰۰	Nop	—	۰۰۰	Nop	—
۰۰۱	cl AC	$AC \leftarrow 0$	۰۰۱	MADD	$AC \leftarrow AC + DR$
۰۱۰	read	$DR \leftarrow M[AR]$	۰۱۰	MXOR	$AC \leftarrow AC \oplus DR$
۰۱۱	write	$M[AR] \leftarrow DR$			

لذا با سمبل هلی بالا یک زبان سمبلیک خواهیم داشت:

زبان سمبلیک:

برای سطرهای متوالی
 آدرس
 {
 JMP Lab
 call Lab
 RET
 MAP
 بدون آدرس
 فقط با U
 U
 Z
 N
 I
 [lab;] سمبل F1, سمبل F2, سمبل F3
 ۴۴ ORG

سطرهای متوالی چون با U JMP انجام می شود لذا هر سطر باید Lab داشته باشیم

برای اینکه تعداد Lab ها زیاد نشود در سطرهای متوالی از کلمه Next در قسمت

I

U

آدرس استفاده می کنیم.

ترتیب نوشتن F1, F2, F3 در زبان سمبلیک اهمیتی ندارد فقط باید در وقت کنیم که از هر یک

گروه فقط یک $\mu\text{-op}$ انتخاب شود.

نویسن میکرو پروگرام:

```

ORG 4F
Fetch : pc to AR PCTAR, INC PC U JMP Next    AR ← PC, PC ← PC+1
        read U JMP Next    DR ← M
        DRTAR I JMP IND    AR ← DR

```

مشکل دارد

```

ORG 20
IND : read
        آدرس ایند

```

اجرا تکسیکل IND باعث می شود که کلمه دیگری از حافظه خوانده شده و در DR قرار بگیرد

که این کلمه محتوی آدرس ایند است اما این کار باعث می شود که op ای که در سیکل

Fetch خوانده شده و در DR بود از بین برود. (از مشکلات نداشتن IR). لذا نخست

Map را انجام می دهیم و سپس IWD را.

```

ORG 4F
Fetch : PCTAR, INC PC U JMP Next
        read
        DRTAR U Map

```

```

ORG 0
ADD : Nop I JMP IND
LI : read U JMP Next    DR ← M
        آدرس ایند
MADD U JMP Fetch    DR ← DR + AC

```

```

ORG 4V
IND : read U JMP Next
        آدرس ایند
        DRTAR U JMP Next
        read U JMP Next
        MADD U JMP Fetch

```

I	OP	AF
0000	ADD	
0001	STA	
0010	BPA	

STA ADR [I] M[EA] ← AC

BPA adr [I] if AC > 0 then pc ← EA

ORG 4

STA: NOP I CALL IND
ACTDR U JMP Next
Write U JMP Fetch

ORG 8

BPA: NOP I CALL IND
NOP Z JMP Fetch
Nop N JMP Fetch
ARTPC U JMP Fetch

مشاهده می کنیم که برای BPA نمی توان تعداد کلاک ها را تعیین کرد.

در حالت	مستقیم	غیر مستقیم
	5 = 0	7
	4 < 0	8
	7 > 0	9

در مورد BPA می توان خط اول را که I راست می کند عقب تر انداخت چون DR به هم نمی خورد.

ORG 8
BPA: NOP Z JMP Fetch
Nop N JMP Fetch
Nop I CALL IND
ARTPC I JMP Fetch

در نتیجه:


در این حالت:	مستقیم	غیر مستقیم
	4 = 0	4
	5 < 0	5
	7 > 0	9

با مثال های زده شده می توان انعطاف و سادگی میکرو پروگرامینگ را دید. اما اشکالی که

نسبت به حالت سخت افزاری دارد این است که تعداد کلاک ها بیشتر شده و همچنین چون



برای جلوگیری از این تأخیرات به صورت سری انجام می شوند از یک رجیستر به نام PLR





کلاک های ۱ و ۲ هم فرکانس هستند ولی باهم اختلاف فاز دارند.

139
 6
 ORG 4
 AND : Nop I JMP INDY
 LY : read U JMP Next
 MAND U JMP Fetch
 ORG 49
 INDY : read U JMP Next
 DRTAR U JMP LY

مشاهده کنیم که با این روش باید برای هر دستور یک سیگل IND مجزا داشته باشیم این مشکل

با وجود CALL, RET حل می شود:

ORG 0
 ADD : Nop I CALL IND
 read U JMP Next
 MADD U JMP Fetch
 ORG 4V
 IND : read U JMP Next
 DRTAR RET



	Br	T	SI	S ₀	L(SBR)	مدار مجهول (?) را
JMP	{ 0 0 0 0	0 1	1 0	1 0	0 0	با داشتن جدول مقابل
call	{ 0 1 0 1	0 1	1 0	1 0	0 1	به راحتی پیاپی سازی
RET	1 0	α	0	1	0	می کنیم.
map	1 1	α	1	0	0	

سوال: برای اجرای دستور ADD چند کلاک لازم داریم؟ (با این روش)

در اینجا باید مستقیم و غیرمستقیم بودن دستور مشخص شود. برای AND مستقیم 4 کلاک

و برای غیرمستقیم 8 کلاک لازم داریم. برای کم شدن کلاک های توان به طریق زیر عمل کرد.

ORG •

ADD : read I CALL INDY

MADD U JMP Fetch


INDY : DRTAR U JMP Next

read U RET


نکته ای که باید به آن توجه داشت این است که در ADD هنگامی که اپرند را می خوانیم با اینکه محتوی

DR و در نتیجه I از بین می رود اما در همان کلاک I را نست می کنیم و لذا مقدار قبلی I

نست خواهد شد.



تکلیف فصل ۷: ۴، ۵، ۱۳، ۱۴، ۱۵، ۱۶، ۱۷، ۱۸، ۱۹، ۲۰، ۲۲ + مسئله چند فرمته.



روش میکرو پروگرامینگ روشی است از ترکیب نرم افزار و سخت افزار. به عنوان مثال برای ضرب

روشهای مقابل با تعداد کلاکهای آن مشخص شده است.

سخت افزاری	دستور MUL	۲۰ T
نرم افزاری		۳۰۰ T
میکرو پروگرام	دستور MUL	۲۰ الی ۸۰ T


در طراحی واحد کنترل دیدیم که از ROM استفاده می کردیم. در نتیجه هنگام طراحی محتوی

ROM را مشخص می کنیم و توسط دستگاه EPROM programmer آن را پیک می کنیم. اما اگر

تعداد کلمات ROM بیشتر شود این روش وقت گیر و طولانی خواهد شد. در این حالت از

کامپیوتر و امولاتور ROM استفاده می کنیم . برنامه در کامپیوتر نوشته شده و توسط کامپیوتر

ترجمه شده و وارد امولاتور می شود که یک نوع IC RAM است.



فصل ۸ :

راندمان و تسهیلات
سخت افزار
حافظه موقت
سادگی عمل


$$\text{سازمان} \text{ CPU} = \text{سازمان} \text{ رجیسترها} + \text{ALU} + \text{کنترل}$$

قسمت کنترل را در فصل ۷ دیدیم و بقیه را در این فصل می بینیم.

سازماندهی های مختلفی وجود دارند که شامل :

سازمان اکومولاتور ، سازمان جنرال رجیستر ، سازمان RISC و سازمان پشته است.

سازمان اکومولاتور :



در کامپیوترهای اولیه و پروسسورهای کوچک

از این سازمان استفاده می شود.

سازمان جنرال رجیستر (رجیسترهای عمومی) : در جاهایی که حجم کار وسیع می شود و نیاز

به سرعت‌های بالاتر از این سازمان استفاده می‌کنیم.


به عنوان مثال در دستور $CNT\ ISZ$ سه بار مراجعه به حافظه داریم (۲ بار برای خواندن

از حافظه و یک بار برای نوشتن نتیجه در حافظه) و لذا تعداد کلاک‌های زیادی نیاز خواهیم داشت

در این حالت CNT را به شکل رجیستر یا به معنای می‌کنیم و سرعت بالا خواهد رفت. یا مثلاً

در مورد بردارها pt (pointer) را نیز در رجیستر قرار می‌دهیم. این کار حجم مراجعات به

حافظه را که وقت‌گیر است به شدت کاهش می‌دهد.



نحوه ارتباط رجیسترها با ALU به

شکل مقابل است.

در سازمان آکومولاتور یک AF حافظه وجود دارد. در سازمان جنرال رجیستر ۲ یا

۳ AF حاوی شماره رجیستر وجود دارد. (آدرس حافظه نوعاً آدرس است).

OP	AF1	AF2	AF3
----	-----	-----	-----

مثال:
 $ADD\ R1, R2, R3$

سازمان
جنرال رجیستر

نکته ای که مطرح می‌شود این است که با توجه به اینکه تعداد رجیسترها در مقایسه با تعداد

کلمات حافظه بسیار کمتر است لذا آدرس رجیسترها کوتاهتر از آدرس حافظه خواهد بود.

برای مثال برای ۸ رجیستر ۳۲ بیت آدرس نیاز داریم. کم شدن خطوط آدرس باعث افزایش راندمان خواهد شد. در این سازمان در یک دستور بیش از یک آدرس حافظه استفاده نمی شود چون در صورت استفاده طول دستور بسیار طولانی خواهد شد. همچنین هر یک از این نوع سازماندهی این است که تمام عملیات را در رجیسترها انجام دهیم.

ADD ^{آدرس رجیسترها} ^{آدرس حافظه} A, R2, R3

~~ADD A, B, C~~

در سازماندهی RISC:

پردازش فقط روی رجیسترها است (store, load با حافظه) و هر دستور ۲ یا ۳ AF جایی ندارد رجیستر است.

در سازمان پشته: دستور بدون AF است. بدین معنی که اپرندها و آدرس ها به طور ضمنی دارای جایی مشخص هستند.

Random

stack

queue

تصادفی

Last in First out

LIFO پشته


First in First out

FIFO صف

ضبط و بازیابی

می‌خواهیم از یک RAM استفاده کنیم و سه طریق ضبط و بازیابی فوق را پیاده‌سازی کنیم:

حالت تصاقی را قبل دیدیم. برای ضبط سه‌گانه نوشتن را داشتیم و برای بازیابی سه‌گانه خواندن را.



موارد
مورد نیاز
بلی چنین
روشی:

ضبط: سه‌گانه نوشتن

$T_0: AR \leftarrow \text{adr}, DR \leftarrow \text{data}$

$T_1: M[AR] \leftarrow DR$


بازیابی: سه‌گانه خواندن

$T_2: AR \leftarrow \text{adr}$

$T_3: DR \leftarrow M[AR]$

برای پشت:

در این حالت ضبط را Push و بازیابی را pop می‌گوئیم. یعنی اضافه کردن و pop



یعنی برداشتن از stack.

مفهوم Push بدین معنی است که در هر بار گذاشتن عناصر یک واحد به پائین stack شیفته


داده می‌شوند و در Pop هر بار برداشتن از stack عناصر یک واحد به بالا شیفته داده

می‌شوند به ترتیب Tos همواره خانه ثابتی خواهند بود. این روش در مورد RAM

قابل استفاده نیست چون در هر Push یا Pop باید تمام عناصر جابجا شود. لذا این

گونه عمل می‌کنیم که Tos را متغیری گیریم. ^{stack pointer} sp مکان Tos را نشان می‌دهد. به این

ترتیب که sp شماره آخرین جلی پُر از پشت دارد. همچنین نحوه آدرس بندی



حافظه از بالا به پائین (در خلاف جهت رشد stack) خواهد بود.

با توجه به اینکه یک پشته می تواند سمحالت داشته باشد (پر - خالی - نیمه پر) لذا نیاز به دوبیت

داریم که وضعیت پشته را برای ما مشخص کند. (دوبیت F, E). ^{full empty}

مقدار اولیه : $SP \leftarrow 0$
 $E \leftarrow 1, F \leftarrow 0$

ضبط (push) :

$T_0 : SP \leftarrow SP - 1, DR \leftarrow data$

$T_1 : M[SP] \leftarrow DR, E \leftarrow 0$

\rightarrow if $(sp=0)$ then $F \leftarrow 1$

$T_0 : DR \leftarrow M[sp], sp \leftarrow sp + 1, F \leftarrow 0$

بازیابی (pop) :

$T_1 : if (sp=0) then E \leftarrow 1$

درمورد صف :

درمورد صف به ضبط ADDQ و بازیابی DELQ گفته می شود. در این حالت به دو نقطه


نیاز داریم. یکی سر صف که محل خروج است و دیگری ته صف که محل ورود است. سر صف

و ته صف هیچکدام نمی توانند ثابت باشند. چون همان مشکل ثابت بودن TOS درمورد پشته

بوجود می آید. نکته مهم این است که صف به صورت ^(گردشی) Circular است (مانند افرادی که

دور یک میز نشسته اند).


ما در یک کامپیوتر به هر سه نوع از این روشها نیاز داریم و هر سه نوع در یک حافظه



صف به صورت نرم افزاری پایاده سازی می شود ولی پشته به روش سخت افزاری است و

رجیستر SP را خواهیم داشت. اضافه و کم کردن SP به صورت نرم افزاری قابل انجام

نیست. Stack هایی که در حافظه های پایاده سازی می شوند نوعاً از آدرس زیاد به کم رشد



پیدایمی کنند (لین بهترین حالت ممکن است).

نوعاً در پروسسورها قابلیت load برای SP قرار داده می شود. دستورهای که مرتبط

با stack هستند شامل: CALL (یک push مننی), RET (یک pop مننی), Ret

push Ri, pop Ri, pushall, popall

مثال: pop AC, push AC, ...

ملاحظه می کنیم که طول دستور در این حالت کوتاه تر می شود چون آدرس حافظه حذف

شده است. همچنین وجود دستورهایی چون pushall و popall با عینی شود که به کلیاره

همه رجیسترها ضابطا یا باز یابی بشوند و نیاز به چند دستور نخواهد بود.

به این ترتیب دستورهای $push AC$ ، $Pop AC$ جزو دستورهای رجیستری خواهند بود. تاکنون

بحث پشته ای که داشتیم مربوط به سونوع سازماندهی آگومولاتور و جنرال رجیستر و RISC بود

حال بحث سازمان پشته را شروع می کنیم که گفتیم در این سازمان AF نخواهیم داشت.

سازمان پشته:

فرم نمایش $infix$: اپراتور بین اپرندها $(A+B)*(C+D)$


$postfix$: اپراتور بعد از اپرندها $AB+CD-* \equiv (A+B)*(C+D)$

$prefix$: اپراتور قبل از اپرندها $A BC*+D- \equiv A+(B*C)-D$

در کامپیوتر با سازمان پشته فرم $postfix$ انتخاب می شود. در این سازماندهی به هر

اپرند کمی رسیم آن را به $stack$ ، $push$ می کنیم و به هر اپراتور کمی رسیم دو عنصر بالای


پشته را برداشته و اپراتور را به آنها اعمال می کنیم و نتیجه را بالای پشته قرار می دهیم.



لذا ALU بردو عنصر بالای $stack$ عمل خواهد کرد. همیشه

دو عنصر بالای $stack$ در رجیستر قرار می گیرند و بقیه عناصر در

حافظه پیمده می شوند.



LDA A
 ADD B
 STA T
 LDA C
 SUB D
 MUL T
 STA Z

سازمان
AC

برای انجام عمل $Z = (A+B) * (C-D)$ در سازمان

آگومولاتور به دستورهای مقابل نیاز داریم :

درحالتیکه در سازمان جنرال رجیستر دستورهای

LD R1, A
 ADD R1, B, R1
 LD R3, C
 SUB R3, D, R3
 MUL R1, R3, Z

سازمان

جنرال رجیستر

مقابل را خواهیم داشت :

LD R1, A
 LD R2, B
 ADD R1, R2, R3
 LD R4, C
 LD R5, D
 SUB R5, R4, R4
 MUL R3, R4, RV
 ST RV, Z

سازمان
RISC

در سازمان RISC :

در سازمان پشته :

push A
 push B
 ADD
 push C
 push D
 SUB
 MUL
 pop Z

سازمان
پشته

OP	MOD	AF
----	-----	----

بحث مدهای آدرس دهی:

مدهای مختلف آدرس دهی را برای رانزمان بهتر و ایجاد تسهیلات استفاده می کنیم که شامل:

<u>OPERAND</u>	<u>EA</u>	<u>AF</u>	۱- صفتی
طبق قرارداد مشخص است.		نمایم	

۲- بلا فصل در AF خود data را داریم. یا به جای AF خود دیتا را داریم.

$M[AF]$	AF	آدرس حافظه	۳- حافظه ای مستقیم
---------	----	------------	--------------------

$M[M[AF]]$	$M[AF]$	آدرس حافظه	۴- حافظه ای غیر مستقیم
------------	---------	------------	------------------------

محتوای (R)	—	آدرس رجیستر	۵- رجیستری مستقیم
------------	---	-------------	-------------------

$M[(R)]$	(R)	آدرس رجیستر	۶- رجیستری غیر مستقیم
----------	-----	-------------	-----------------------

" , $R \leftarrow R+1$	"	"	۷- Auto inc
------------------------	---	---	-------------

" , $R \leftarrow R-1$	"	"	۸- Auto dec
------------------------	---	---	-------------

$M[PC+AF]$	$PC+AF$	یک عدد با علامت	۹- نسبی
------------	---------	-----------------	---------

$M[IX+AF]$	$IX+AF$	آدرس حافظه	۱۰- index
------------	---------	------------	-----------

$M[BP+AF]$	$BP+AF$	آدرس حافظه	۱۱- بین
------------	---------	------------	---------

مراجعات به حافظه

LDA	CST	→ ۲
STA	CNT	→ ۲
LDA	AA	→ ۲
STA	pt	→ ۲

کاربرد مد ~~مد~~ بلافاصله در ثابت های برنامه است.

lop, ADD	pt	I	→ ۳
ISZ	pt	→ ۳	
ISZ	CNT	→ ۳	
BUN	lop	→ ۱	

به عنوان مثال این نوع کاربرد در برنامه مقابل نشان داده.

مراجعات به حافظه

CNT, Hex ۰
CST, Dec -۸
pt, Hex ۰
AA, Hex ۱۰۰

LD R1, #-۸
بلافاصله رجیستری مقیم

سده است. حال این برنامه

LD R2, #100H
بلافاصله رجیستری

lop, ADD (R2), (R1), R3
رجیستری غیر مستقیم

ISZ R1

BUN lop

همچنین کاربردهای دیگر

نیز آمده است. مشاهده می کنیم که در این حالت طول دستورها کمتر و تعداد مراجعات به حافظه

* { lop ADD R3, (R1)+, R3
Auto inc


نیز کمتری شود.

ISZ R1

BUN lop

در حالت مقابل Auto inc مد نیز به کار گرفته شده که برنامه

کوتاه تر هم شده است.



در مد نسبی:

آدرس مورد نظر در یک محدوده ای خاص از دستور قرار

می گیرد. در مثال بالا آدرس فوق ۴۴ خانه بالاتر یا پایین تری تواند قرار بگیرد. در مد

حافظه ای مستقیم اگر دستور ۱۰۰ آدرس مد حافظه ای مستقیم ۲۰ bit

می بینیم که آدرس ۲۰۰ به حافظه ای مستقیم تبدیل به آدرس ۷ یعنی می شود که به این ترتیب جدول

دستور می شود. پس اولین مزیت کوتاه شدن طول دستور است. مزیت دوم مد نسبی قابلیت

ORG ۰
ADD ۱۰۰ ۲۰
BUN ۲۰ ۱۰۰

جابجایی در حافظه است. به عنوان مثال برنامه مقابل پس از ترجمه حاصل

کار باید از خانه صفر به بعد قرار گیرد. اگر بخواهیم برنامه را جابجا کنیم

و مثلاً از آدرس ۱۰۰۰ قرار دهیم دستورات ADD ۱۰۰ و BUN ۲۰ تغییر می کنند. لذا می گوئیم،

چنین برنامه قابل جابجایی نیست. مد های حافظه ای مستقیم و غیر مستقیم قابل جابجایی

نیستند. مد نسبی قابلیت جابجایی در حافظه را دارد.

مد اندکس: در حقیقت چنین مدی پیاده سازی مفهوم اندیس است.

آدرس و بردار مد ایزاتور

ADD	اندیس	۱۰۰
-----	-------	-----

به این ترتیب می توانیم به تمام عناصر بردار A رجوع کنیم.

برای اندیس یک رجیستر اندیس وجود خواهد داشت که در لحظه نشان می دهد به کدام عنصر رجوع

می شود. (چنین رجیستری مسلماً قابلیت های inc, dec را خواهد داشت).

ADD	حافظه مستقیم	۲۰۰
ADD	اندیس	۱۰۰
BUN	حافظه مستقیم	۲۰

مد بیس: هدف از این مد مسئله جابجایی است. اگر بخواهیم

برنامه مقابل را به راحتی جابجا کنیم از مد بیس استفاده می کنیم.

در این صورت مده دستور یک عنصر بیس اضافه می شود که

ADD	بیس و اندیس	۱۰۰
-----	-------------	-----

بیس و جاقطه ای متقم

محل جایابی را نشان خواهد داد.

پروسسور PDP یکی از پروسسورهای قدیمی است که سازماندهی آن جنرال رجیستر است.

این پروسسور حدود ۱۰ الی ۱۱ خربت مختلف دستور دارد. یکی از فرمت های آن به شکل

۴	۳	۳	۳	۳
OP	نماره رجیستر	مدر	رجیستر	مدر

مقابل است:

ADD ۰۰۱ ۰۰۰ ۰۱۰ ۰۰۰ \equiv ADD R1, R2 = R1 \leftarrow R1 + R2

ADD ۰۰۱ ۰۰۱ ۰۱۰ ۰۰۰ \equiv ADD (R1), R2 = M[R1] \leftarrow M[R1] + R2


برای مد اندیس می توان گفت که اگر هر مدی ماندیس بود یک کلمه دیگر به دستور اضافه

		اندیس		
AF				

شود که نشان دهنده آدرس (AF) خواهد بود.

		اندیس		اندیس
AF1				
AF2				

بحث بعدی راجع به تنوع op-code خواهد بود:



از دستورهایی انتقال موارد مقابل را داریم: ^{جایابی} ^{انتقال} LD, ST, MOV, XCH, push, pop
load store move exchange

دستورهای بالا هر کدام بامدهای مختلفی به کاری روند که تنوع زیادی ایجاد می کند.

دستورهای پردازشی: ADD, SUB, MUL, DIV, ADC, SBB, inc, dec
^{add with carry}

این دستورات نیز بامدهای مختلفی به کاری روند. علاوه بر این تنوع ها در پروسسورهای مختلف

ADD ^{binary} bin
ADD BCD
ADD FL
ADDDP


هر دستور دارای فرم های مختلف است مثلاً:
(نوع ایندیسها)

مثلاً وقتی حجم داده ها زیاد ولی پردازش بر روی آنها ساده است

از ADDBCD استفاده می کنیم.

دستورات منطقی: ^{Complement} CMP, ^{set بیت} AND, OR, XOR, CLA, CLE, SETE

دستورات شیفت: ^{to carry} cir, cil, shr, shl, Ashr, Ashl, circ, cilte



فرم کلی یک دستور شیفت

در مقابل نشان داده شده است که در پروسسورهای مختلف به کاری روند.

دستورات ورودی/خروجی: ^{port address} INP Paddr, Out Paddr

با توجه به اینکه یک پروسسور می تواند چندین دستگاه ورودی و خروجی داشته باشد لذا باید

10V

					برای اعداد با علامت		برای اعداد بدون علامت				
Ret	call	adr	JMP	adr	CD	JGT	adr	JHT	adr		
:	:	:	Jc	adr	c	JGE	:	JHE	adr		
:	:	:	Jnc	adr	c'	JLT	:	JlowT	adr		
:	:	:	Jz	adr	z	JLE	:	JlowE	adr		
:	:	:	Jnz	adr	z'	JEQ	:	JEQ	adr		
:	:	:	JP	adr	s'	JNE	:	JNE	adr		
:	:	:	JN	adr	s	<div> <div>program status word</div> <div>PSW:</div> <div> <div>C/B</div> <div>S</div> <div>Z</div> <div>P</div> <div>OV</div> </div> <div> <div>sign bit</div> <div>zero</div> <div>parity</div> <div>overflow</div> </div> </div>					
:	:	:	JPo	adr	p						
:	:	:	JPE	adr	p'						
:	:	:	Jov	adr	ov	A+B	1	0	1	0	0
Rmov	Cmov	adr	Jmov	adr	ov'	A-B	0	0	0	1	1
						A^B	-	0	0	1	-

A 1001
B 0111

بیت C/B فقط در جمع و تفریق بدون علامت معنی دارد و در با علامت استفاده ای از

آن نمی شود. بیت OV در جمع و تفریق با علامت معنی دارد.

بیت C/B در جمع بدون علامت معنی سرریز دارد و در تفریق رقم قرضی محسوب می شود.

(یعنی $A < B$ بوده است). لذا در جمع بدون علامت برای فهم سرریز باید به بیت C/B

نگاه کنیم نه بیت OV. در زبانهای سطح بالا علامت اعداد مشخص می شوند ولی در زبان

آسبلی خودمان باید مشخص کنیم و دستور مناسب با آن را استفاده کنیم.

برای تشخیص رابطه بین A و B (از نظر بزرگتر و کوچکتر بودن) می توانیم تفریق آنها را تشکیل

دهیم و سپس بیت‌ها را تست می‌کنیم. دستورهایی که در صفحه قبل با اعداد با علامت

و بی علامت نشان داده شده اند همراه با دستور $Comp A, B$ می‌آیند.

به عنوان مثال:

$Comp A, B$
 $JGT \text{ adr } 2$

$Comp A, B$ تفریق A و B را تشکیل می‌دهد و حاصل تفریق را نگه می‌دارد بلکه ارزش

Flag‌ها را تعیین می‌کند. دستور $Comp$ جزو دستورات کنترلی است. دستور دیگر

مسابه دستور $Comp$ ، دستور $TEST$ است که به صورت $TEST A, Mask$ به کار می‌رود.

این دستور A و $mask$ را با هم AND می‌کند و مانند $Comp$ حاصل AND را نگه می‌دارد.

$$CD(JGT) = OV' \cdot S' \cdot Z' + OV \cdot S$$

$$CD(JHT) = (CB)' Z'$$

Jump Higher than

مسائل وقفه

ضبط وضعیت

تشخیص عامل

تعیین اولویت

رفتن به روتین با اولویت اجرا

برگشت به وضعیت

برگشت

وقفه‌ها

حداقل:

$M[SP] \leftarrow PC$

$SP \leftarrow SP - 1$

$PC \leftarrow \begin{cases} Const \\ M \\ BUS \end{cases}$

$IEN \leftarrow 0$

سیگنال وقفه

سیکل وقفه

روتین وقفه

در سازماندهی‌های جنرال رجیستر... برای ضبط رجیسترها در stack به شکل

push psw
push R1
push R2
⋮

مقابل عمل می کنیم:

pop R2
pop R1
pop psw
ION
RET

و برای باز یابی به شکل روبرو:

البته از دستوراتی مانند $push\ all$, $pop\ all$ استفاده می شود.

$M[SP] \leftarrow psw$
 $SP \leftarrow SP - 1$

در پروسسورهای پیشرفته در سیکل توقف کار مقابل نیز

انجام می شود:

و در نتیجه در مسائل وقفه دستور RET from Interrupt اضافه می شود که دقیقاً برعکس سیکل

وقفه است.

$$RET\ I \begin{cases} POP\ psw \\ ION \\ RET \end{cases}$$

در مورد $PC \leftarrow \begin{cases} Const \\ M \end{cases}$ روش $pulling$ (نم افزاری) انجام می شود که برای تشخیص


و تعیین اولویت است. در مورد $PC \leftarrow BUS$ از روش $Vect\ INT$ (سخت افزاری)

استفاده می شود که در آن تشخیص و تعیین اولویت رفتن به روتین سخت افزاری و در

سیکل وقفه انجام می شود.

در بعضی از پروسسورها دیگر عمل ضبط انجام نمی شود بلکه دو گروه رجیسترها وجود دارد.

در حالت عادی گروه اول و در وقفه گروه دوم رجیسترها استفاده می شود.



وقفه
سخت افزاری
عامل یک سیگنال است
خارجی
داخلی
نرم افزاری

در وقفه سخت افزاری خارجی، وقفه توسط یک دستگاه خارجی انجام می شود. در داخلی عامل وقفه یک سیگنال است و وقفه توسط مدارهای داخلی که خودمان طراحی کرده ایم ایجاد می شود. این مدارها برای تشخیص خطاها طراحی می شوند.


در وقفه نرم افزاری، وقفه توسط یک دستور انجام می شود.

برای رجوع به سیستم عامل
 (INT 10) کیبورد
 (INT 20) call خاص

call فوق با call معمولی که می شناسیم تفاوت دارد. call فوق برای رجوع به

سیستم عامل برای دریافت یک سرویس خاص انجام می شود. سرویس خاص می تواند خواندن یک سکور از دیسک باشد. نوعاً سیستم عامل به تمام چیزهایی دسترسی دارد

که دیگران به آن دسترسی ندارند. (میکران مثلاً user).



در psw یک قسمت رفتاری وجود دارد:



• یا بودن بیت Mode محدوده کار را برای user یا سیستم عامل مشخص می کند.

هنگامی که به سیستم عامل رجوع می کنیم بیت Mode عوض می شود و رجیسترها را اختیار


سیستم عامل قرار می گیرند و user دیگر نمی تواند کاری بکند. بعد از خاتمه کار سیستم عامل

دوباره بیت Mode عوض می شود و به برنامه user برمی گردیم.

CISC	RISC	کامپیوترهای
دستورات زیاد	دستورات کم و موثر	
مدها زیاد	مدها کم و موثر	
فرمت دستورات متعدد و با طرحهای مختلف	فرمت ها کم و با طول ثابت	
آدرس اپرند در پردازشهای توان باشد.	آرهای ها در پردازش فقط در رجیستر	
کنترل میکرو پروگرام است.	کنترل سخت افزاری	
	رجیسترها زیاد با پنجره های overlap	
	حافظه دستور و دیتا جدا.	
	اجرای دستور به طور متوسط در یک کلاک.	



مثال:



برای ADD → ADD R1, R2, R3

برای MOV → ADD R1, R0, R2


R0

0


برای INC \rightarrow ADD R1, #1, R1

برای Dec \rightarrow ADD R1, #-1, R1

می بینیم که یک دستور ADD برای چندین کار استفاده می شود و بسیار موثر است.




اجرای هم دستور به طور متوسط در یک کلاک توسط پردازش موازی Pipeline



میکروپروسسورها:

دیدیم که CPU شامل رجیسترها، ALU، واحد کنترل است. اگر کل CPU در یک IC

قرار بگیرد آن میکروپروسسور می گوئیم.



اگر CPU و قسمتی از حافظه و قسمتی از مدار واسطه در یک IC باشد به آن Single micro Computer


گفته می شود که برای کاربردهای کوچک و خاص استفاده می شود. البته این امکان وجود

دارد که حافظه ها و مدارهای واسطه دیگری در خارج دایسته باشیم.

اگر علاوه بر موارد بالا، A/D ، تایمر، کانتر و... نیز در یک IC قرار بگیرند به آن


میکروکنترلری گوئیم.

یک میکروپروسسور شامل $ABUS$ ، $DBUS$ ، $CBUS$



عموماً مدارهای واسطه به شکل بالانست بلکه از سه گروه رجیستر تشکیل می شود:


مدار واسطه ورودی



PE : parity error
OW : overwrite

طول دیتا
نوع ارسال
نوعون یا استرکون

به متعلقات مدار واسطه (سه رجیستر کلا) port گفته می شود. (P₀, P₁, P₂)




LI, SKI
BUN LI
INP
:


LI, INPP₀
Test 10000000
JZ LI
INP P₁
:

: program I/O

vector interrupt
: Vec INT



ردیخت افزاری دقت



در حالت کلی :